EDA设计有很多模块 如何将各模块整合起来 仿出？这个问题应该是你的程序只有子模块，没有顶层模块，写一个顶层模块，就可以整合起来仿真了....
依此法你可以添加其他的自己编写的模块，还可以在原理图中添加系统自带的模块，再按要求连接成电路图的形式就行了。
INSERT 加入（project） 封装后的模块本回答被网友采纳
...EDA设计有很多模块 如何将各模块整合起来 仿出
quartus II里的file目录下creat\/update，然后 creat symbol files for current file可以生成模块，然后新建一个bdf文件，双击空白处，会跳出对话框，加入你要的模块即可。EDA设计有很多模块 如何将各模块整合起来 仿出？这个问题应该是你的程序只有子模块，没有顶层模块，写一个顶层模块，就可以整合起来仿真...
EDA、VHDL、quartus有什么关系呀 以前没接触过 所以要详细的解说一下...
quartus是一种编译软件，也是一种EDA工具，编写的VHDL语言就可以在这个quartus软件里编译，编译通过后可以把程序下载到相应的硬件芯片中。VHDL语言用于FPGA和CPLD硬件编程，quartus也是主流编译软件，也是今后硬件发展的一个趋势。 够详细了吧，强烈要求加分！！
用VHDL实现CMI编码(求程序)【帮别人】
全书以实用和可操作为基点，介绍了VHDL基于EDA技术的理论与实践方面的知识。包括VHDL语句语法基础知识（第1章～第8章）、VHDL综合和可综合的VHDL程序设计技术（第9章）、VHDL基本设计和实用设计（第10、11章）、多种常用的支持VHDL的EDA软件使用（第12章）、VHDL数字系统设计实践（第13章）和实用系统的...
想参加全国电子设计大赛需要学习些什么
设计在开发软件平台上Maxplus 进行。设计完毕（编译通过）就利用开发平台上的Maxplus进行仿真，然后烧录（下载）到芯片中。目前PLD开发软件设计数字子系统的方法有原理图输人法和语言输入法。这里需要特别提到的是VHDL或Verilog等高级硬件描述语言的使用。所以建议参加电子设计竞赛的学生应认真学习，熟练掌握VHDL...
组成原理课程设计论文
实现：使用硬件描述语言（如VHDL或Verilog）描述各部件的设计，并使用相应的开发工具进行仿真和实现。测试：编写测试程序，对设计的计算机系统进行全面测试。包括功能测试、性能测试和稳定性测试等。记录测试结果，并对测试结果进行分析和总结。五、结论与展望 通过本次课程设计，我深入理解了计算机组成原理的...
quartus原理图设计时,生成symbol File时的错误
port 怎么可以是枚举类型的？建议把该信号属性命名为signal ，然后在仿真的时候查看所有信号的值。
