为什么逻辑门芯片引脚悬空时相当于接入高电平？？

Question

如题，我翻了书上的电路图看下，看不出来。也许是那图不全吧。是不是实际芯片里门电路的输入端上拉了一个电阻，所以悬空时相当于接入高电平（自己的推测）？？
求解啦！
还有是不是只有TTL芯片是这样的，cmos芯片不是这样。
看网上说cmos芯片引脚不能悬空，容易受静电击穿，那TTL芯片可以悬空吗？
谢啦！！

Answer 1

COMS由于输入阻抗高引脚悬空时，引脚电平不确定，会造成误动作。所以必须使用上拉或下拉电阻。来确定电平。上拉是通过电阻接高电平VCC。所以让悬空引脚电平为高。下拉电阻是通过电阻接GND，所以让悬空引脚电平为低。

1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

Answer 2

这个要从逻辑门的内部电路来解释，那TTL反相器来说，当输入端悬空时此时电压约为1.4v，但是输出为低电平。为什么？数电书（阎石版）上的第三章讲门电路时TTL反相器有个输入端负载特性，里面讲的很详细，建议你好好看一下。没图不好讲的。
至于COMS不能悬空，那是因为COMS的栅极和衬底是被二氧化硅隔开，它比较脆弱，只能承受几百伏的电压，而静电能达到上千伏。TTL也是应该避免高压的。
COMS悬空时电压为VDD/2。

Answer 3

额。。ttl可以悬空 我在实验室做过 但是 那个cmos下节课才做。。。还有就是你说的那个什么上拉电阻单片机里面讲过 “低电平有效” 并不是所有ttl的芯片都是上拉电阻 要根据具体的原理图分析 有时间多搜搜芯片的原理 真值表 你就知道咋回事了 它让你接1 说明 里面没有上拉电阻 是个控制端之类的 如果上面的符号带横杠 说明是低电平有效 说明就有上拉电阻 ok？

Answer 4

悬空的时候,可以理解为输入信号为0

Answer 5

哥们咱们探讨一下吧。我也是上大学的