你好 向你请教个问题。异步复位信号的有效时长至少大给定的时钟周期吧?

如题所述

理论上不需要,也就是不管多长时间都可以复位。

在可编程的芯片(如单片机),可编程控制器(PLC),微机等电子设备的运行中,会出现程序跑飞的情况或程序跳转,可用手动或自动的方法发给硬件特定接口使软件的运行恢复到特定的程序段运行,这一过程就是复位过程。

而在这一过程中,手动或自动的方法发给硬件特定接口的信号,就是复位信号。

复位信号主要分为两大类同步复位信号与异步复位信号。同步复位信号是指时钟有效沿到来时对触发器进行复位所产生的信号;异步复位信号不依赖于时钟信号,只在系统复位有效是产生的复位信号。

温馨提示:内容为网友见解,仅供参考
第1个回答  2020-10-19

复位信号的有效时长必须大于时钟周期,倘若复位释放时恰恰在时钟有效沿附近,就很容易使寄存器输出出现亚稳态,从而导致亚稳态。

扩展资料

异步复位来说,他的优点也有三条,都是相对应的:a、大多数目标器件库的dff都有异步复位端口,因此采用异步复位可以节省资源。

b、设计相对简单。

c、异步复位信号识别方便,而且可以很方便的使用FPGA的全局复位端口GSR。

缺点:a、在复位信号释放(release)的时候容易出现问题。具体就是说:倘若复位释放时恰恰在时钟有效沿附近,就很容易使寄存器输出出现亚稳态,从而导致亚稳态。

b、复位信号容易受到毛刺的影响。

所以说,一般都推荐使用异步复位,同步释放的方式,而且复位信号低电平有效。这样就可以两全其美了。

本回答被网友采纳
第2个回答  2011-06-07
理论上不需要,也就是不管多长时间都可以复位,如仿真时。实际中它的持续时间肯定是有要求的,但是也不一定大于给定的时钟周期,因为你的时钟周期也可能很长,异步复位只要能保证将所有信号复位即可,并且它的无效沿必须要与时钟同步。来自:求助得到的回答本回答被提问者采纳
第2个回答  2011-06-07

VARIABLE CQI : STD_LOGIC_VECTOR(15 DOWNTO 0);
BEGIN
IF RST = '1' THEN CQI := (OTHERS => '0'); --异步清零
ELSIF CLK'EVENT AND CLK ='1' THEN --时钟上升沿触发
IF D = "000" THEN --模式-----10进制
IF CQI < 6 THEN CQI := CQI + 1;
ELSE CQI := (OTHERS => '0') ; END IF;

CLK为时钟输入,RST为异步清零端,D[2..0]为模式控制端,可实现几种不同模式的计数方式,本计数器可供选择的计数模式分别为:七进制,十进制,十二进制,二十四进制等......
我们以前做过这个题目了

VHDL程序和报告齐全@……

...异步复位信号的有效时长至少大给定的时钟周期吧?
理论上不需要,也就是不管多长时间都可以复位。在可编程的芯片(如单片机),可编程控制器(PLC),微机等电子设备的运行中,会出现程序跑飞的情况或程序跳转,可用手动或自动的方法发给硬件特定接口使软件的运行恢复到特定的程序段运行,这一过程就是复位过程。而在这一过程中,手动或自动的方法发给硬件特...

FPGA应用设计中如何复位的问题
c、因为他只有在时钟有效电平到来时才有效,所以可以滤除高于时钟频率的毛刺。他的缺点也有不少,主要有以下几条:a、复位信号的有效时长必须大于时钟周期,才能真正被系统识别并完成复位任务。同时还要考虑,诸如:clk skew,组合逻辑路径延时,复位延时等因素。b、由于大多数的逻辑器件的目标库内的DFF都只...

深圳广电银通金融电子科技有限公司面试求助。急1急1急1
答:同步复位,就是当复位信号有效且在给定的时钟边沿到来时,触发器才被复位。换一句话说,即使复位信号有效,如果时钟脉冲边沿未到来,触发器也不会复位。异步复位则不同,一旦复位信号有效,触发器就立即复位。 异步复位对复位信号要求比较高,不能有毛刺,如果其与时钟关系不确定,也可能出现亚稳态. 11. MOORE与MEELEY状...

(数字 IC 设计)5.1 复位简介
异步复位是在任何时钟到来与否的情况下,只要复位信号有效,电路就会执行复位操作。异步复位的典型代码描述如下:该代码通常会被综合成如下电路:异步复位的优点在于大多数触发器单元有异步复位端,不会占用额外的逻辑资源。异步复位的设计相对简单,信号识别快速方便。但异步复位的缺点是复位信号与时钟信号无确定...

异步复位,同步释放
复位信号的脉冲宽度必须大于指定的时钟周期,且线路上的延迟可能要求复位脉冲宽度超过一个时钟周期,这难以保证复位信号在各个寄存器间的精确到达。异步复位允许复位信号不受时钟信号影响,在任意时刻低电平即可复位电路。其优点包括实现简单、无需额外逻辑资源,且CPLD可以保证复位信号到各个寄存器的clock skew最...

复位信号的同步复位信号
1)复位信号的有效时长必须大于时钟周期,否则可能会采不上复位信号2)复位行为依赖于时钟信号,如果时钟信号存在问题,无法正确完成复位行为3)存在复位延时和组合逻辑延时4)由于器件库中只有异步复位端口,倘若采用同步异步复位的话,综合时会插入额外的组合逻辑,占用更多的逻辑资源 ...

ic基础|复位篇∶关于同步复位和异步复位你不得不知道的二三事!
复位信号分为同步复位和异步复位。同步复位是与时钟同步的,只有在时钟有效沿到来时才能触发复位,这意味着同步复位需要占用数据路径,增加路径延迟。其优点是简单可靠,但缺点在于复位响应时间可能较长,不适合对响应速度有较高要求的系统。同步复位的实现方式通常是在触发器的D端输入复位信号。异步复位则是...

异步复位同步释放
同步复位,如D触发器示例,抗干扰性强且稳定,但可能因资源占用和时钟依赖而受限。它要求复位信号宽度大于时钟周期,确保所有寄存器接收到信号。然而,如果时钟出现问题,复位过程会受阻。异步复位则更为灵活,不受时钟控制,复位信号在任何低电平时刻都能触发。然而,异步复位撤除时需要与时钟同步,否则可能...

FPGA设计中跨时钟域常见的问题(读书笔记)
这个现象经常出现在由快时钟域到慢时钟域时,由于信号保持时间过短,作为采集方的慢时钟域有可能采集不到该信号,造成数据丢失。所以为了安全起见,异步信号应该保持目的时钟域的两个时钟周期(这个很重要)。意思就是信号通过不同路径传输后重新聚合到一起使用。有下面两种情况 该信号从一个时钟域进入到另...

同步复位和异步复位常见问题总结
同步复位依赖时钟才能生效。在芯片上电初期,若三态总线的控制端受控于同步复位寄存器,可能会引发总线冲突。解决方法是引入rst信号直接控制三台总线的控制端。异步复位问题1:在含有异步复位和异步置位的寄存器中,模型与实际电路行为可能不一致。在仿真中,只有在时钟上升沿、复位信号下降沿或置位信号下降沿...

相似回答