1、打开quartus II，用verilog源文件，先点击file文件，下来菜单点击create/update。
2、然后我们选择右侧的create symbol file for current file生成原理图。
3、打开后界面随意右键弹出下来列表，选择insert。
4、右边出现选择菜单，点击选择symbol。
5、在选择的框中选择点击一个你需要的路径点击即可生成原理图到文件夹。
verilog如何生成原理图??
1、打开quartus II，用verilog源文件，先点击file文件，下来菜单点击create\/update。2、然后我们选择右侧的create symbol file for current file生成原理图。3、打开后界面随意右键弹出下来列表，选择insert。4、右边出现选择菜单，点击选择symbol。5、在选择的框中选择点击一个你需要的路径点击即可生成原理图...
用verilog能生成原理图吗
是的,转换的时候注意先选中工程视图里面对应的工程文件,原理图该定义为输入输出的管脚都要定义好。
Verilog HDL程序怎样转换成电路图
[Ports per page]:……端口或引脚数；如果RTL\/Technology Map Viewer当前面超过了所设定的值，就会自动分成一个新的页面。可按 进入下一页面，按 回到上一页面。还可以单击原理图空白区，选择[go to]命令，填入页数，到达自己需要的页面。2．Technology Map Viewer：与RTL Viewer不同，Quartus II Tech...
...ii如何将verilog 代码转换为 元件形式的原理图吗,就是与非门搭建的...
选中相应的symbol上，点击上面的“→”箭头，可以看到原始的由门和触发器搭建的电路图。
用verilog能生成原理图吗
是的,转换的时候注意先选中工程视图里面对应的工程文件,原理图该定义为输入输出的管脚都要定义好。
verilog怎么看原理图13.1版本
使用vivado对verilog代码查看。使用vivado对verilog代码综合后，左边的“FlowNavigator”一列的“OpenSynthesizedDesign”点开后可以看到原理图。
vhdl怎样绘制总线 就是在用quartus ii的原理图输入法中怎样绘制总线呢...
跟普通的连线是一样的！只不过命名不一样。比如：你这总线输出有5，假设你命名为a，那么这个总线你只要命名为a[5..0],这样就可以了。如果是器件跟器件之间的总线相连，只要是两个能连接得上，你跟普通连线一样就可以了
一个实际电路的原理图是怎样设计出来的?
进入理论与实践的结合点——原理图设计，这是电路的蓝图。通过仿真确认设计的合理性，然后在PCB（印制电路板）上布局，模拟电路设计更依赖于手工的精确计算和调整，而数字电路则倾向于使用高级语言如Verilog进行描述，由编译器处理复杂的逻辑结构。举个实例，设计一个示波器探头，10:1或1:1的衰减比例适合...
Quartus ii中画原理图时怎么也找不到非门,谁能告诉我怎么找到
如图，在原理图输入界面双击，再出现的Symbol对话框中左侧选择。
verilog中的“综合”究竟是什么含义
综合简单的说就是把RTL代码转变为电路的一个过程，但这个电路和最终芯片上的电路是不一样的，可以说是像电路原理图这样的东西。根据综合工具优化能力的不同，会对你的RTL代码综合出来的结果也会不同
