Processing Rule : Broken-Net Constraint ( (On the board ) )
Violation Net GND is broken into 2 sub-nets. Routed To 96.55%
Subnet : JP1-2 JP3-16 R1-1 U2-1 U2-2 U2-3 U2-4 C4-2 W1-2 C5-2
U2-7 U1-20 JP3-1 JP2-7 SW6-3 C2-1 C1-1 SW5-3 SW4-3 SW5-1 SW1-3
SW2-3 R2-2 SW1-1 SW4-1 SW3-3 SW2-1 SW3-1 SW6-1
Subnet : C3-1
Rule Violations :1
图片上传的有点慢,只传到了一张,既然全部铺铜了,为什么地会没完全接通的呢?
Protel 99se画PCB是的规则检查报告,到底哪里错了?
地没有完全布通 就是地还有没连好 而且有两处断开了 建议你在下图中 按下L键出现 options 对话框 点下 all off 然后在 other下面有个Keepoutlayer 前面打钩 按下ok键就可以看到 未布通的飞线在什么地方 画好后 按下L键出现 options 对话框 点下 used on 后 ok 就恢复了 --- 布线不在于几...
protel99SE中在生成PCB时发现GND都变成了VCC。这样就全乱了,而且电气规...
可能是由于不同的网络标号连在了一起,或同一根连线上给了不同的网络标号。是重复错误。你再仔细检查下你的原理图。实在不行的话,文件可以发给我看看。
我用protel99se画pcb板时,没铺铜前DRC检查没有问题,为什么铺铜后DRC检查...
你把铺铜间距调大,或者把规则里安全距离调大就可以了
protel99se电气规则检查提示错误 Floating Input Pins On Net HALF...
管脚悬空的意思! 应该不是线的问题 设置下封装形式 生成网络表会有错 不过可以强行装入!
protel99se如何根据设计规则检查报告更正错误
点击tools下的Design Rule Check就会出来一个诊断报告,里面会显示出违反设计的信息,比如焊盘离导线过近等,你关闭对话框电路图就会变绿,变绿的都是违反电路设计的地方,然后你重新设置一下就可以了.
99se电器规则出错
protel?应该是库调用错误吧,有以下几个可能的解决方案:1.建立新建文件时不能建到根目录下;2.系统时间错误...其他的忘了
PROTEL99SE 中原理图生成PCB
然后在PCB文件中导线网络表时,会提示错误的,你忽略了错误提示了吧,照样继续导入了,结果就是这样的。在画这个元件时,每个引脚的Name和Number都搞错位了,那些字母是引脚名称,写到Name栏内,而数字是引脚的标号,写到Number内。如下图,像1脚那样写才对,而2,3脚那样就错了。
以下就是protel99se中PCB的DRC检查出来的?请问是什么问题??
铺地的线宽大于规则制定的最小线宽(8mil),一般铺地默认的线宽是10mil;最好的解决办法是将铺地线宽改为8mil以下,可以用6mil。
在Protell99SE的PCB制图时,如何检测元件之间的连线是否完整?
如 1楼说的,Tools---Design Rules Check---Run DRC 运行完“Run DRC”会自动生成一个报告,Processing Rule:Broken-Net Constraint ((On the board))“这里会显示哪的net没有接上”重点注意一下,检查一下就是了。
以下就是protel99se中PCB的DRC检查出来的?请问是什么问题??
好像说的R9 R10 JP2-1Q2-3,焊盘,线宽,你看是不是规则的 线宽度 没有设置好!