FPGA\/CPLD应用设计200例的目录
上册第1篇FPGA\/CPLD典型应用设计实例1.1FFT（快速傅里叶变换）的FPGA设计与实现1.2数字式存储示波器1.3汽车尾灯控制电路设计1.4数字钟电路设计1.5数字调制(FSK)信号发生器1.6电子数字闹钟1.7函数发生器设计1.8伪随机序列发生器1.9多功能点阵牌电路设计1.10光通信PDH的标准伪随机图案发生器设计1....
基于Quartus Ⅱ的FPGA\/CPLD数字系统设计实例内容提要
无论是对于致力于数字系统设计的科研人员，还是电子工程专业的学生，本书都是一本极具实用价值的参考书。丰富的实例、清晰的理论讲解和图文并茂的展示，使得本书成为理解和掌握FPGA\/CPLD设计的理想教材，助力读者在实践中提升技能和知识。
六位数码管时钟
27.波形发生器、频率计和数字电压表设计 28.水位遥测自控系统 毕业论文 29.宽带视频放大电路的设计 毕业设计 30.简易数字存储示波器设计毕业论文 31.球赛计时计分器 毕业设计论文 32.IIR数字滤波器的设计毕业论文 33.PC机与单片机串行通信毕业论文 34.基于CPLD的低频信号发生器设计毕业论文 35.110kV变电...
基于fpga\/cpld的数字系统设计流程包括哪些步骤
1)设计输入(包括原理图输入和HDL文本编辑,EDA可以提供文本编辑工具) 2)综合,将输入的原理图或者HDL文本根据硬件的约束条件进行编译综合,EDA工具提供了综合器 3)适配,此过程EDA工具貌似没什么用 4)时序仿真与功能仿真,EDA工具提供仿真工具 5)编程下载,分不同的方式 6)硬件测试 本回答由网友推荐 举报| 评论 4 0 ...
基于CPLD数据采集控制系统设计
VHDL是广泛使用的设计输人硬件语言,可用于数字电路与系统的描述、模拟和自动设计.CPLD\/FPGA(复杂可编程逻辑器件\/现场可编程门阵列)为数字系统的设计带灵活性,兼有串!并行工作方式和高集成度!高速!高可靠性等明显的特点,CPLD\/FPGA的时钟延迟可达纳秒级,结合其并行工作方式,在超高速领域和实时测控方面有非常广泛的应用...
基于脉宽调制的程控恒流源电路设计的文献综述
37) 基于AT89C205 1和ISD2560的录放音系统设计 38) 基于CPLD／FPGA的出租车计费 39) 基于CPLD／FPGA的出租车计费器 40) 基于CPLD和接触式图像传感器的图像采集系统 41) 基于CPLD控制的DDS数字频率合成器设计 42) 基于D类功放的宽范围可调开关电源的设计 43) 基于GPS的高精度无误差倒计时牌的设计 ...
需要cpld和fpga的详细说明
CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件,是从PAL和GAL器件发展出来的器件,相对而言规模大,结构复杂,属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台,用原理图、硬件描述语言等方法,生成相应的目标文件,通过下载电缆(“在系统”...
谁来帮帮我这个毕业设计啊!!!如何基于 CPLD设计并实现单相晶闸管交流...
高压静止无功补偿成套装置是应用在电力系统中,可以根据负载变化随时调节补偿无功的自动化装置。根据补偿方法可分为调容式、调感式与静止无功发生器(SVG)方式,其中调容与调感方式属无源方式,SVG属有源方式。目前市场上出现的多为无源方式,其中调容方式正逐步成为主要的补偿方式。其主要原因在于调容方式占地面积小、成本...
VHDL电子时钟设计
4.如果能与单片机相结合,相信会有更好的效果,但有些时候CPLD功能比单片机强大得多。5.总体来讲,要独立开发系统为时尚早,还需要不断学习相关EDA设计知识与技能。六、 参考文献1.徐向民 数字系统设计及VHDL实践 北京 机械出版社 2007.102.谢自美. 电子线路设计 实验 测试(第二版) 武汉 华中科技大学出版社 2002...
基于fpga\/cpld的数字系统设计流程包括哪些步骤
2、逻辑综合 将用一定的逻辑表达手段表达出来的设计经过一系列的操作，分解成一系列的逻辑电路及对应关系（电路分解）。3、目标器件的适配 在选用的目标器件中建立这些基本逻辑电路的对应关系（逻辑实现）。4、目标器件的编程\/下载 将前面的软件设计经过编程变成具体的设计系统（物理实现）。5、仿真\/硬件...
