精通VHDL的大虾帮个忙哈，跪求三个VHDL程序，急用，一个程序给100分报酬

Question

1、基于VHDL的数控分频器设计。要求当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比

2、通过VHDL实现七段数码显示译码器的设计。

3、用VHDL语言设计一个带有异步复位（高电平有效）和同步时钟使能（低电平有效）的十进制计数器。

Answer 1

之前的回答被屏蔽了.. 截图拼了半天才弄好的.. 楼主..