cpld的时钟输入必须用外部有源晶振吗?我用的是LATIICE的CPLD LC4064ZC-75T48I

Answer 1

这个不一定：1.如果你是用在普通的IO扩展，是组合逻辑的那种，那就没用不不上clk，也就不存在必须用有源晶振了。像我现在一款产品就是用的这款CPLD来扩展IO的。
2.如果是时序逻辑电路，那一般要用到clk。一般是用有源晶振，但也可以不用有源晶振，如果是个ARM或者DSP这些处理器这类结合的系统，可以使用这些处理器内部的定时器产生clk提供给cpld。
时钟主要是考虑稳定性和时钟的驱动能力，像有源晶振的稳定性和驱动能力都相对好一些。