求数字电子时钟设计或总原理图(要有晶振，非单片机制作）
包括以下几个部分：振荡器、分频器、译码显示电路、时分秒计数器、校时电路、报时电路。（要总原理图）非单片机，各位大侠，我的课程设计最后一步了～～差个总的原理图，有PROTEL制作的最好了，没有的话只要是电路原理图我也可以照着做一个．
思路就是这样的：振荡器->分频器->时分秒计数器->校时电路->时分秒计数器->报时电路&译码显示电路
课程设计 数字电子钟(无单片机)
设计原理及其框图1.数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟.图 3-1所示为数字钟的一般构成框图.图3-1 数字钟的组成框图...
不用单片机做数字时钟怎么设计呢?
元件可以有多种选择，举一例吧（用CMOS器件）：晶体（32768）+4060得“半秒信号”；“半秒信号”经翻转触发器（用其它触发器自己改，如D触发器4013的“Q非”接D……）得“秒信号”；用十进制计数器4518和与门接成60分频电路得“分信号”，同样得“时信号”，用十进制计数器4518和与门接成24（...
时钟电路原理及原理图
三、时钟电路原理 DS1302的控制字节的最高有效位即位7必须是逻辑1，若该位为0，则不能把该数据写入进DS1302中;位6为1表示存取RAM数据，为0表示存取日历时钟数据;位5至位1表示操作单元的地址;最低有效位即位0为1表示要进行读操作，为0表示要进行写操作;其控制字节总是从最低位开始进行输出。在控制...
简易数字电子钟的设计
电脑数字钟的秒信号是利用8031单片机定时器T0产生的。由于开发机的晶振频率为6MHz，使得T0的最大定时时间远远小于1秒，因此，在设计时采用了硬件计数与软件计数相结合的方式，即通过T0产生一定的定时时间，然后再利用软件进行计数，从而产生1秒钟的时间信号。在设计中，定时器T0采用了中断方式。数字电子钟的...
时钟电路原理及原理图
内部时钟方式下，需要在XTAL1和XTAL2引脚之间连接石英晶体振荡器和两个微调电容以构成振荡电路。通常，电容C1和C2的值选取为30pF，晶振的频率应在1.2MHz至12MHz的范围内。外部时钟原理：在外部时钟方式中，XTAL1引脚应接地，而XTAL2引脚则接收外部时钟信号。外部时钟信号无需特殊要求，仅需保证一定的脉冲...
时钟电路原理及原理图
内部时钟原理图 （就是一个自激振荡电路） 在内部方式时钟电路中，必须在XTAL1和XTAL2引脚两端跨接石英晶体振荡器和两个微调电容构成振荡电路，通常C1和C2一般取30pF，晶振的频率取值在1.2MHz～12MHz之间。对于外接时钟电路，要求XTAL1接地，XTAL2脚接外部时钟，对于外部时钟信号并无特殊要求，只要保证...
晶振的原理图
晶振只是个元件，一定要原理图(Schematic)也就只有一个原理图符号 如图。这个符号其实也反映了晶振的实际构造：晶体两侧接上导电电极。情况一样的还有电阻的原理图，电容的原理图，电感的原理图，等等
那位大哥大姐能够不用单片机设计出电子闹钟的原理图啊!!要求一小时后...
平时由交流电源供电，当断电时，采用备用电源继续为计数器供电，以达到在断电后不需要重新校时，可以恢复主人的常用闹铃时刻的目的。方案二：采用单片机实现计时及闹铃电路。方案三：采用可编程逻辑器件，用原理图或文本方式设计出满足逻辑要求的内部电路，下载到芯片上，再外接其它器件。
数字钟设计
数字钟原理框图如图1所示,电路一般包括以下几个部分:振荡器、分频器、译码显示电路、时分秒计数器、校时电路、报时电路。 图一对于各个部分而言 数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲,所以要设置标准时间源。 数字钟计时周期是24小时,因此必须设置24小时计数器,他应由模为60的秒计数器和分...
