用总大小除你的单元大小.只多不少.
然后再转成二进制
再加上控制线本回答被提问者采纳
计算机组成原理计算机组成原理 存储器 一个1K*8的存储芯片需要多少根...
地址线：1k=2的十次方 ，所以是10根地址线 数据线：8位 ，所以是8根 输入输出控制线：1根输入 1根输出 1根片选 不过，有点芯片只有1根输入输出线，需要片选端
1K*8芯片可用几片?
芯片数=总容量\/容量=4k*8÷1k*4=8片。将每四zhidao块分为一组，形成32位的数据宽度，根据该储存容量大小一共需要16位地址线（可以根版据储存容量除以数据宽度来确定）。将32K*8芯片组成128K*16的只读度器，所以首先位扩展将数据线8扩展到16，即D0~D15，然问后字扩展32K是15条地址线，128是17...
这个用1K*8位的SRAM芯片组成一个8K*16位的存储器。图怎么画,急用!
共16个芯片，每个芯片10根地址线，并联，还需三根地址线可以作为3-8译码器的输入，3-8译码器8个输出作为16个芯片的片选，每2个芯片共用一个输出，8片的8 根数据线并联一起 另外8片的8 根数据线并联一起共有16根数据线。
某SRAM芯片,其容量为1M*8位,除电源和接地端外,控制端有E和R\/W,该芯片...
既然是8位宽带，那数据线引脚就要8个，1M个存储单元需要20根地址线，因为2的20次方等于1M，所以这个芯片的引脚数目至少为1+1+1+1+8+20=32（电源+地+E+R\/W+数据线+地址线）
512k*8的RAM芯片需要多少条地址线进行寻址,需要多少条数据线?具体过程...
19条地址线，8条数据线，512K为2的19次方，K代表2的10次方，512为2的9次方，后面的8条数据线。比如：将8个RAM芯片以并联方式通过PCB走线连接，可以组成一个8Kx8bit存储器。要完成所有的寻址最少需要13条地址线。完成PBANK片选需要3条地址线。128根芯片组选择地址线，其中两个512*4的RAM芯片共用...
选用2764 EPROM 存储芯片,设计一个64KB的程序存储器,写出设计步骤…
以EPROM芯片2764为例,其存储容量为8K×8位,共有 8 条数据线和 13 条地址线。用它组成64KB的ROM存储区共需 8 片2764芯片。5.4 一个容量为4K×4位的假想RAM存储芯片,他应该有多少根地址线引脚和多少根数据线引脚?如果让你来进行设计,那么它还需要哪些控制引脚?这些引脚分别起什么样的控制作用?解答:4K×4的...
一个SRAM有几根地址线和数据线?
地址总线:如果是单端口的就是20根，如果是双端口的就是20*2;数据线应该分输入和输出数据总线所以得8*2，如果是双端口就是8*2*2;所以是单端口 1M*8 位SRAM: 20 + 16 + 1 + 1 + 2 = 40 如果是双端口 1M*8 位SRAM: 40 + 32 + 1 + 1 + 4 = 78 ...
如何根据内存容量计算需要多少条地址线
比如8位微机的地址总线为16位，则其最大可寻址空间为2¹⁶=64KB，16位微型机的地址总线为20位，其可寻址空间为2²⁰=1MB。一般来说，若地址总线为n位，则可寻址空间为2ⁿ字节。地址总线的宽度，随可寻址的内存元件大小而变，决定有多少的内存可以被存取。
请问各位高手一个微机原理的问题,多谢光顾.
问题描述:Intel 6116芯片的容量为2K×8位,有2048个存储单元,需要11根地址总路线,7根用于行地址译码输入,4根用于列地址译码输入,每条列线控制8位,从而形成了128×128个存储阵列,即体中有16384个存储元.我算过了,需要连接8个芯片即:16384\/2048=8,但不知道那4根列线是怎样连接的,应该译码器会输出2...
存储器中采用双译码方式输出,译码输出线需要几根?
计算过程：因为存储器中有1K个存储单元，2^10=1K=1024，所以说需要的地址线为为10根，也就是说需要10根输入线，所以说如果直接译码的话需要10根输出线，但是题目要求采用双译码，所以行纵各需要10\/2=5。所以地址的话平分成5+5的形式。所以每一个方向的译码的地址线数为2^5=32根，又因为双译码...
