因为悬空时可以看作是输入端接一个无穷大的电阻，当输入电阻大于IKΩ时，输入电平就变为阈值电压UTH即为高电平，所以相当于逻辑1。数字电路中，把电压的高低用逻辑电平来表示。
逻辑电平包括高电平和低电平这两种。在TTL门电路中，把大于3.5伏的电压规定为逻辑高电平，用数字1表示；把电压小于0.3伏的电压规定为逻辑低电平，用数字0表示。
扩展资料：
TTL电路多余输入端的处理方法：
1、TTL与门和与非门电路
(1)将多余输入端接高电平，即通过限流电阻与电源相连接;
(2)根据TTL门电路的输入特性可知，当外接电阻为大电阻时，其输入电压为高电平，这样可以把多余的输入端悬空，此时输入端相当于外接高电平;
(3)通过大电阻(大于1kΩ)到地，这也相当于输入端外接高电平;
(4)当TTL门电路的工作速度不高，信号源驱动能力较强，多余输入端也可与使用的输入端并联使用。
2、TTL或门、或非门
(1)接低电平;
(2)接地;
(3)由TTL输入端的输入伏安特性可知，当输入端接小于IKΩ的电阻时输入端的电压很小，相当于接低电平，所以可以通过接小于IKΩ(500Ω)的电阻到地。
参考资料来源：
为何将多余输入端悬空时相当于逻辑1?
因为悬空时可以看作是输入端接一个无穷大的电阻，当输入电阻大于IKΩ时，输入电平就变为阈值电压UTH即为高电平，所以相当于逻辑1。数字电路中，把电压的高低用逻辑电平来表示。逻辑电平包括高电平和低电平这两种。在TTL门电路中，把大于3.5伏的电压规定为逻辑高电平，用数字1表示；把电压小于0.3伏的...
为什么TTl门电路的输入端悬空时相当于逻辑1
对于或门和或非门，多余的输入端应保持在低电平，即接低电平或者直接接地。这是因为当输入端接小于1kΩ的电阻时，输入电压会非常低，相当于逻辑低电平0。总之，悬空的TTL门电路输入端在适当电阻条件下，能有效地作为逻辑1，而多余输入端的处理则根据门电路类型和具体应用需求选择合适的连接方式。
cmos门电路输入端悬空相当于
逻辑1。CMOS门电路的输入端悬空相当于逻辑1。这是因为在CMOS电路中，输入端具有高阻抗特性，如果输入端没有接收到有效的输入信号，它会根据周围的电路情况被视为高电平（逻辑1）。然而，CMOS门电路的输入端不允许悬空，因为这可能导致电路的不确定性和不稳定性。
为什么TTl门电路的输入端悬空时相当于逻辑1
总之，理解悬空输入端在TTL电路中相当于逻辑1的关键在于它使得输入电平达到了阈值，而处理多余输入端的方法则是根据门电路的类型和要求来确保正确的逻辑状态。
为什么TTL与非门输入端悬空相当于逻辑1电平?
TTL与非门悬空时相当于逻辑1电平，也就是相当于输入为高电平。因为TTL器件是三极管电流放大器件组成的电路，与非门的输入是三极管NPN结构的发射极，三极管的基极通过电阻和电源正连接，所以悬空时有电源电压通过电阻和PN结使输入为高电平电位。CMOS器件不能这样处理，CMOS是电压放大器件，输入不能悬空。
为什么TTl门电路的输入端悬空时相当于逻辑1
因为输入口有零点几mA向外流动的电流，不能释放这个电流就会形成高电位，因此不止是悬空，即使有接地电阻，但接地电阻不够小（例如数十kΩ以上）也会呈现高电平。
为什么TTl门电路的输入端悬空时相当于逻辑1射极
因为TTL输入端有向外流出的电流，如果开路，这个电流不能泄放，就会形成高电平。即使对地连接一个泄放电阻，如果泄放电阻不够小，这个电流同样可以在这个电阻上产生达到高电平的电压。可靠的方式应该让电阻为零（直接接地），才是低电平。
请问为什么TTL门电路输入端什么都没接时为什么相当于1呢?
当A、B悬空时，三极管T1发射结截止，而集电结的二极管却会导通，T2基极获得电流而导通，那么 T3也导通，从而输出低电平；若A=0，而B悬空，则T1基极电压被拉至低电平，致使T2截止，T3截止，而T4导通，从而输出高电平；因此，从输出结果看，A或B悬空就相当于输入高电平；
为什么输入端悬空是接高呢?
因为悬空时相当于为高阻抗，电压不为零，此时故为1；接地时相当于没有阻抗，此端电压与地电位相同、为零，此时故为0。TTL门的输入是从射极输入，如果悬空，输入端的那个三极管是截止的，这和输入高电平(即1)的情况是一样的，也就相当于输入1。在数字逻辑电路中，低电平表示0，高电平表示1。一般...
cmos输入端悬空相当于
cmos输入端悬空相当于1。1、CMOS是场效应管构成，CMOS门电路的输入端不允许悬空。2、CMOS逻辑电平范围比较大，范围在3～15V，如4000系列(4011与非门)，当5V供电时，输出在4.6以上为高电平，输出在0.05V以下为低电平，输入在3.5V以上为高电平，输入在1.5V以下为低电平。
