关于VHDL计数器 reset功能的请教

Question

关于reset功能 有一句 （同步）
IF reset = '1' THEN
q <= "0000"
不过这种重置是说：当reset是高电位时重置，低电位不重置。我希望给一个时钟信号的时候重置，再给一个时钟信号的时候不重置应该怎么写？
有句 IF rising_edge (reset) THEN... 我的意思就是reset上升沿时候重置 但是这句会报错。
我是自学菜鸟 高手请指点

Answer 1

你所说的这个在同一个信号是实现不了的，我给你个方法，先设置一个信号，通过reset来改变它，然后通过它来重置，就可以实现一个时钟信号的时候重置，再给一个时钟信号的时候不重置
signal flag:std_logic;
begin
process(reset)
begin
if rising_edge (reset) THEN
flag<=not flag;
end if;
end process;
process(flag)
begin
if flag='1' then
q<="0000";
end if;
end process;
end art;

Answer 2

你源程序是下面这样的么：
if rising_edge (clk) THEN
if rising_edge (reset) THEN
q <= "0000" ;
end if;
end if;
这样肯定不行的，不能再一个进程里面有两种信号检测跳变的！