在数字时钟电路中,分与秒的计数电路是分别由两个 74LS192 D 组成。
multisim中74ls192在哪里
在数字时钟电路中,分与秒的计数电路是分别由两个 74LS192 D 组成。
multisim74ls192是什么电路图符合
multisim74ls192在数字时钟电路中,分与秒的计数电路是分别由两个74LS192D组成。74LS192的load端是并行置数端，低电平有效，当此端子接低电平时，192计数器会将ABCD四个输入端的数据送至192的四个输出端QA~QD，例如ABCD为0011，给load端施加一低电平时，则192的四个输出端QA~QD就变为了0011。multis...
Multisim7中的74LS192D芯片为什么没有VCC和GND管脚(就是没有第8和第...
在Multisim中很多数字芯片的电源引脚是隐藏的，仿真时不用管它。隐藏的引脚自动会接到电源上的。
multisim电路图,图中U1(up)那个元器件是什么?
U1那个元件图纸上已经标注，是74LS192，是一个十进制可逆计数器。UP端是时钟信号输入端。
怎么用Multisim 利用两个74ls192,制作30秒加法计时器,希望能解答,非常...
74LS192引脚图 引脚图 左边两个是输入，5一个是加计数时钟输，4是减计数时钟输入；12是进位信号(一般情况下是高电平，有进位时，拉低再回到高)13是借位信号(一般情况下是高电平，有借位时，拉低再回到高)，PL:高电平(要么就是低电平，记不清了)时，当前计数值就会立即加载为P0 - P3的值。Mul...
multisim关于74LS192的连线问题,求助啊
PB_DTSP开关软件要求至少要接3个引脚；U1的5脚要接一下拉电阻；置数控制端“~LOAD”应接高电平。
急求用74LS192构成26进制的加法计数器,用Multisim 设计。
74LS192是十进制加\/减计数器，将CP脉冲接到UP端就是加法计数。利用计数到26产生复位回0。下图是proteus的仿真图，参照这个图就可以门长Multisim 画了。
multisim中74ls192D与74ls192N有什么区别?
multisim中74ls192D与74ls192N中后缀“D”和“N”表示IC的封装分别为SOIC和PDIP，对IC的性能无影响。multisim:Multisim是一款著名的电子设计自动化软件，与NI Ultiboard同属美国国家仪器公司的电路设计软件套件。是入选伯克利加大SPICE项目中为数不多的几款软件之一。Multisim在学术界以及产业界被广泛地应用...
用multisim软件的74ls192的管子,进制的位数不对.
第一：你把那俩个与非门去掉，换成一个与门（74ls08）。第二：ABCD最好接地。第三：你应该把频率发生器换成按键，这样便于观察。这样应该能解决问题了，主要问题就是你把门电路弄得太复杂了，如果还不行M我
