...比如想用十六进制数来表示一个33位的二进制数该如何表示?
用移位指令，分两次或多次读取二进制
哪位大神能用vhdl语言实现16位2进制数转换成10进制数啊 就是输出一个1...
最最简单的方法是调用 IEEE.STD_LOGIC_ARITH 库,里面有 十进制数=conv_integer(写二进制数) 的函数,还有conv_std_logic_vector(十进制数,二进制数的位数) 用这两个函数稍微用一下心就可以了。 已赞过 已踩过< 你对这个回答的评价是? 评论 收起 jiatong73 2011-04-30 · TA获得超过2969个赞 知道...
用VHDL设计8路16位二进制八选一数据选择器!急!!!
use ieee.std_logic_1164.all;entity 8sel_to1 is port(clk: in std_logic;ch1,ch2,ch3,ch4,ch5,ch6,ch7,ch8:in std_logic_vector(15 downto 0);sel:in std_logic_vector(2 downto 0);Dout:out std_logic_vector(15 downto 0));end 8sel_to1;architecture bhv of 8sel_to1is...
需判断一个16位的二进制数的奇偶性,在C语言中可以求余运算,那用VHDL怎...
拆开来，，判断每个位为一还是为0。。
在Vhdl中,定义count是unsigned(3downto0),怎么理解count=count+1这个...
这里count相当于用二进制表示十六进制数，而且是无符号数，count+1的意思是在给定初值的情况下，对初值加一，一般用于计数器中 而你说的为什么不能是'1'，必须的呀，'1'是字符，1是数字，count本身不是字符型的，两者不能加
vhdl语言中的数组如何定义和使用?
一维数组（又叫向量）,直接定义，如： avariable SHUZU：std_logic_vector(3 downto 0)；---shuzu是四位向量，变量 赋值:shuzu:="1111";shuzu(3):='1;二维数组：type matrix_type IS array (7 downto 0) of std_logic_vector (7 downto 0 signal matix : matrix_type; ---matix 是...
如何在VHDL中定义一个数组存放四个8位二进制数?
声明一个二维数组，就可以将4个8位std_logic类型的值放在一个数组中了。
用VHDL设计8路16位二进制八选一数据选择器!急...
samuelcxq已经给了你代码，但其中的clk信号不是必需的，因为数据选择器是一个组合逻辑电路，可以不用时钟信号的边沿来同步。
关于VHDL的一个问题。串行输入64位二进制数,要求把数据按每8位存在8...
没综合试一下，估计问题不大，根据en_i信号对输入的串行信号进行接收，并在接收完毕后输出8个8位信号，并加入了updata信号供后端使用 library ieee;use ieee.std_logic_1164.all;entity test is port (clk_i : in std_logic;rst_n_i : in std_logic;en_i : in std_logic;din...
VHDL输出一个二维矩阵,实体应该怎么写?
vhdl语言没有直接输出二维数组的功能吧！我有个想法，就是先把二维数组分成多个一维数组，比如说二维数组array，看成是n个一维数组st0,st1,st2,,,stn的叠加，其中n就代表二维数组的行数 然后再用个type array is (st0,st1,st2,,stn)把这个一维数组都包括进去。
