如何用74LS153同时实现全加器和全减器?

Answer 1

我设置控制端，实现全加器或者钱讲借，设置控制端可以根据它相关的使用设置功能键来设置的。

该实例显示了一个全加器由两个异或门、三个与门、一个或门构成 (或者可以理解为两个半加器与一个或门的组合)。S1、T1、T2、T3则是门与门之间的连线。

代码显示了用纯结构的建模方式，其中xor 、and、or 是Verilog HDL 内置的门器件。以 xor x1 (S1, A, B) 该例化语句为例：xor 表明调用一个内置的异或门。

器件名称xor ，代码实例化名x1（类似原理图输入方式）。括号内的S1，A，B 表明该器件管脚的实际连接线（信号）的名称，其中 A、B是输入，S1是输出。

Answer 2

如何用 74LS153 同时实现全加器和全减器？

同时实现加减？

“同时”加减，是不可能的。

只能“分时”实现。