数字式秒表设计

才大二,我们连原件都认不得就要做东西。
技术指标与设计要求:
1、秒表由4位七段LED显示器显示,其中两位显示“min”,二位显示“s”,显示分辨率为1s;
2、计时最大值为59min59s;
3、计时误差不得超过1s;
4、具有清零、自动计时、暂停计时及继续计时等控制功能;
也没有多少分,哪位学长学姐手头有资料或者有个网址之类的告诉我下,帮帮忙啊,这几天既有生日又有端午节的,可是运气真是背,都没什么开心的事,希望哥哥姐姐帮帮忙,发挥互联网精神,助我渡过难关吧!

你不妨看一下这个链接 兴许对你有所帮助 http://wenku.baidu.com/view/2a75232de2bd960590c6779c.html
温馨提示:内容为网友见解,仅供参考
无其他回答

怎样利用带有4位数码管的fpga开发板设计一个数字秒表?
本文介绍如何利用带有4位数码管的FPGA开发板设计一个数字秒表。首先,了解数码管的硬件电路,每个数码管由8个LED灯组成,分别编号为a-f和dp。当数码管被选中时,相应的LED灯亮起。在本文中,使用的是共阳数码管,共有两种接法:共阴和共阳。接着,解释Verilog代码实现的译码过程。当需要显示特定字符时...

vivado数字秒表verilog代码ego1开发板电子秒表跑表
此代码为基于VIVADO平台和Verilog语言的数字秒表设计,适用于EGO1开发板。功能包括:1. 实现精确到10毫秒的秒表功能 2. 通过按键操作控制启动、暂停、复位秒表 3. 数码管显示秒表的分、秒、毫秒 下载资源包含:1. 工程文件 2. 程序文件 3. 编译程序 4. 管脚配置 5. RTL逻辑图 6. 仿真测试 测试包...

“秒表”的设计-Time-to-Digital Converter-TDC浅析原理与公式化_百度...
TDC的基本构造是将时间差转换为数字信号,它就像测量时间的“尺子”。初识TDC可能仅限于Isacco Arnaldi的书中案例,但深入理解需要一个实际的系统模型。《Time to Digital Converter》一书为这一概念提供了详尽阐述,对于数字电路设计者来说,这是一本值得研读的书籍。TDC的核心原理是通过比较START和STOP信...

EWB技术设计数字秒表
1. 脉冲发生电路 脉冲发生电路是为计时电路提供计数脉冲的,因为设计的是计时器,所以需要产生1Hz的脉冲 信号。这里可以采用石英晶体振荡器和分频器构成。具体电路可由频率为f0=32768Hz=215Hz的晶振和14位二进制串行分频器CC4060实现。CC4060最大分频系数是214,即 ,则从CC4060上获得脉冲信号的最小频率...

有没有谁知道数字秒表的课程设计怎么做的(关键是要记录8个运动员的成...
课程设计 电子秒表 一.设计目的:1、了解计时器主体电路的组成及工作原理;2、熟悉集成电路及有关电子元器件的使用;3、学习数字电路中基本RS触发器、时钟发生器及计数、译码显示等单元电路的综合应用。二.设计任务及说明:电子秒表电路是一块独立构成的记时集成电路芯片。它集成了计数器、、振荡器、译码...

液晶数字式石英秒表基本信息
这款液晶数字式石英秒表由中国标准出版社出版,由本社编撰。该产品在2009年4月1日首次发行,包含1页的详细内容,共计6个汉字,印制字数达到16000个。印刷时间同样为2009年4月1日,采用大16开尺寸设计,使用胶版纸印刷。其标准编号为GB\/T 22778-2008,包装形式为平装,方便携带和存储。这款秒表以精准...

设计一个秒表,数码管 00,01--60,00,每秒走一个数,用verilog语言。
1. “分分:秒秒”计数器设计 我们要实现“分分:秒秒”显示的电子秒表,需要设计计数频率为1Hz 的 计数器。因为“分分:秒秒”的结构对应有4个十进制数字(个位的秒,十位的 秒,个位的分,十位的分),如果采用统一计数再分别求出“分分:秒秒” 对应 的4个十进制数字进行译码显示,则求解...

设计一个数字秒表
数字秒表电路设计 一、工作原理 本电路由启动、清零复位电路、多谐振荡电路、分频计数电路、译码显示电路等组成。如下图所示:启动清零复位电路主要由U6A、U6B、U7B、U7D组成,其本质是一个RS触发器和单稳态触发器。J1控制数字秒表的启动和停止,J2控制数字秒表的清零复位。开始时把J1合上,J2打开,...

基于fpga数字秒表的设计答辩怎么说
1.秒表各位的进制:一个计时范围为0.01秒~1小时的数字秒表由六个位构成,分别是0.01秒位、0.1秒位、1秒位、10秒位、1分位、10分位;0.01秒位、0.1秒位、1秒位是10进制的,10秒位是6进制的,1分位是10进制的,10分位是6进制的;所以本系统应该包括4个10进制计数器(如图1中CNT0)和2个6...

数字秒表的设计
以及两个74LS00、C3、R17组成单稳态电路。利用74LS160作为十分频和加法计数,而U3、U4通过一个与非门进行级联。用两个7447作为译码驱动加到了数码管。唉,算了,与非门、触发器这些东西还要画图的,你就当我没有回答好了。我自己的电子电路也好不到哪里去。求采纳为满意回答。

相似回答