推荐一个既能写verilog又能仿真看波形的软件vscode

如题所述

配置说明

下载Vscode

安装中文版Vscode

安装Verilog扩展

下载安装iverilog + 下载解压ctags

设置路径

代码测试

安装完成之后,打开vscode

先把这些扩展下载好,别问为什么,我也不知道!

得到解压文件夹:还需要继续解压文件夹,安装iverilog+java,下面有iverilog教程

安装iverilog的教程:

完成后,这样就安装好了,然后测试是否成功安装:左下角放大镜搜索运行,输入cmd,按回车键:

如果出现,iverilog不是内部命令,那就是没安装成功,那就重新卸载安装就行,注意不要出现中文路径和空格路径;关于java的安装,直接不用更改任何,一直下一步即可。

点螺旋按钮

打开设置并输入verilog搜索:

然后回到vscode,填入,如下图

然后设置环境变量:

必须是你自己的路径噢!别有中文和空格!Ok,到这里,我们就设置好了,就去测试一下,能不能行!

把你编写好的代码添加到vscode中(这一步不用教吧?)

左上角文件,打开代码所在文件夹就行!(还是教吧)

出现下面信息,代表,编译成功且无错误

然后再对你的testbench文件,点一次同样的操作

仿真波形注意

当然也可以使用gtkwave看波形:用gtkwave看波形的方法有两种:

第一种:

打开文件所在位置后:把这个软件发送桌面快捷方式

第二种方法:

即可打开gtkwave程序,观察波形了。到这里,你发现,代码编译,仿真,看波形都成功了 然后就进行格式化代码

假如需要你选择一个扩展,那就选到哪个可以用就用哪个,两个都可以试试看,如果右下角报错,那就是路径填写错误,回去设置检查路径,有没有漏掉.exe?还是有空格中文?

假设你成功了,你的终端处会生成testbench!假设没成功,如下图:

如果出现的错误只有:No module named “encodings”

可以去B站看视频参考那个up主的设置,链接如下:

【基于VS Code的Testbench文件自动生成方法——基于VS Code的Verilog编写环境搭建SP】 bilibili.com/video/BV1b...

如果你出现的错误和我上面那个图片一样,那么请放弃这个扩展,或者自行百度,如果你成功解决,请戳我一下告诉我!

当我们无法使用这个需要python的扩展时,我们可以使用另一个扩展,如下图安装这个扩展即可:

安装成功后点击这里:

勉强能用吧............

这个只是模板,还是要手动输入激励和展示波形的代码的!

到这里,大家都辛苦了哈哈!
温馨提示:内容为网友见解,仅供参考
无其他回答

推荐一个既能写verilog又能仿真看波形的软件vscode
当然也可以使用gtkwave看波形:用gtkwave看波形的方法有两种:第一种:打开文件所在位置后:把这个软件发送桌面快捷方式 第二种方法:即可打开gtkwave程序,观察波形了。到这里,你发现,代码编译,仿真,看波形都成功了 然后就进行格式化代码 假如需要你选择一个扩展,那就选到哪个可以用就用哪个,两个都...

Vscode配置Verilog(编译仿真看波形)
代码测试:在VScode中编写Verilog代码,通过搜索"cmd"并运行,检查安装是否成功。如果编译无误,testbench文件应该能正确生成。仿真波形:使用gtkwave查看波形,有两种方法:一是将gtkwave快捷方式放在桌面,二是直接运行gtkwave程序。格式化代码:遇到问题时,可能需要检查路径设置或选择合适的扩展(如果需要pytho...

...开源免费轻量级vscode+iverilog+gtkwave仿真框架全流程手把手搭建教...
在VSCode中,创建一个舒适的开发环境,安装支持SystemVerilog的扩展。将工作目录设置为包含rtl和sim文件夹的子目录,并根据个人喜好组织文件结构。样例项目可以从我的GitHub获取,如移位寄存器实现。仿真流程的实现从编译开始,使用iverilog的基本命令,通过终端执行。在tb文件中加入dumpfile代码生成波形文件,然后...

一款轻量级verilog HDL开发方案(一)vscode+iverilog搭建开发环境_百度...
接着,文章提出工具选择的必要性,指出主流FPGA开发工具如modelsim和vivado专业性强、体积庞大且不跨平台,不适合初学者。因此,作者推荐以轻量级的VSCode结合开源工具iverilog搭建开发环境,实现高效、便捷的Verilog HDL编程体验。文章详细介绍了环境配置步骤,包括VSCode安装、iverilog及波形查看工具gtkwave的安装与...

用VSCode编辑verilog代码、iverilog编译、自动例化、自动补全、自动格式 ...
在VSCode中高效编写和编译Verilog代码,推荐使用Verilog-HDL\/System...插件。首先,通过安装插件并设置编码、主题等基础环境,你将熟悉VSCode。但要实现自动编译、检错和格式化,还需进一步配置。在插件市场搜索"verilog",选择热门插件安装后,虽然代码颜色化,但缺少自动检错功能。阅读插件说明,通过在设置中...

FPGA技巧-使用VScode自动例化Verilog模块
首先,确保已安装VSCode编辑器。接着,为简化开发环境,推荐安装Verilog测试插件。此步骤包括:1. 首先,确保已安装Python3。2. 然后,下载并安装chardet-3.0.4版本,操作如下:通过网站访问pypi.org\/project\/charde...,下载压缩文件chardet-3.0.4.tar.gz,使用7-Zip解压并将其放置在Python安装路径...

vscode搭建Verilog HDL开发环境
工欲善其事,必先利其器。在Verilog HDL开发环境中,使用Quartus或vivado自带的编辑器效率较低,原因在于它们不能提供代码片段补全和代码检错功能。Visual Studio Code(VSCode)借助插件可实现这些功能,提升开发效率。以下是关于在VSCode中搭建Verilog HDL开发环境的详细步骤和插件使用指南。安装与设置1. ...

轻量级verilog仿真环境搭建
使用VSCode编写Verilog代码 VSCode是编写Verilog代码的理想选择,因为它提供了一系列插件,如语法高亮、自动补全等功能,能极大地提升编程效率。推荐安装一个特定的Verilog插件,以适应代码编辑和开发需求。仿真示例 下面以Ubuntu为例,演示如何编写一个简单的全加器(Full Adder)模块和测试台(Testbench),并...

VScode搭建Verilog源码开发环境记录【2023年6月】
为了在VScode中成功地开发Verilog源码,首先从官网下载并安装VScode。如果你已经拥有GitHub或Microsoft账户,记得登录以同步数据(可能存在登录账户切换的限制)。安装过程中,需关注以下步骤:安装中文汉化包,确保软件界面显示为中文,便于理解和操作。选择一个适合的文件管理器图标包,提升文件类型识别的直观性。

如何使用icarusverilog进行仿真?
对于Windows用户,可下载适用于该系统的Iverilog与gtkwave安装包。安装过程遵循官方指南即可。接下来,我们使用VSCode作为开发工具。推荐安装适用于Verilog的插件,以提升编码效率。VSCode的语法高亮、自动补全等功能将大大优化编程体验。正式进入仿真环节。在Ubuntu中,以全加器为例,设计模块与测试台,通过...

相似回答
大家正在搜