急求!如何用74ls161和与非门设计四进制计数器。

最好画出设计的四进制计数器的线路图(也可以用纯文字说明);请说明设计思路。

设计四进制计数器,有两种方法:同步置数法或异步清零法。此处采用同步置数法。

要使计数器为4进制,即循环0000~0011这4个状态。可使D0~D3接地,即预置数0000,将Q0和Q1接与非门输入端,与非门输出端接/LD。这样,当计数器由0000计到0011时,与非门输出为低电平,/LD端口有效,使计数器从预置数0000处重新开始计数,就此完成了四进制计数。

下图为具体电路的线路图:


扩展资料:


74LS161是常用的四位二进制可预置的同步加法计数器,它可以灵活的运用在各种数字电路,以及单片机系统中实现分频器等很多重要的功能。

74LS161除了有二进制加法计数的功能外,还有异步清零,同步并行置数,保持等功能。其功能表如下图所示:



其中,CP为时钟输入端,/CR为异步清零端,/LD为预置数控制端,D0~D3位预置数据输入端,P和T为计数使能端,Q0~ Q3为输出端。

参考资料来源:百度百科——74HC161

温馨提示:内容为网友见解,仅供参考
第1个回答  2019-07-20
设计四进制计数器,有两种方法:同步置数法或异步清零法。此处采用同步置数法。
要使计数器为4进制,即循环0000~0011这4个状态。可使D0~D3接地,即预置数0000,将Q0和Q1接与非门输入端,与非门输出端接/LD。这样,当计数器由0000计到0011时,与非门输出为低电平,/LD端口有效,使计数器从预置数0000处重新开始计数,就此完成了四进制计数。
下图为具体电路的线路图:

扩展资料:
74LS161是常用的四位二进制可预置的同步加法计数器,它可以灵活的运用在各种数字电路,以及单片机系统中实现分频器等很多重要的功能。
74LS161除了有二进制加法计数的功能外,还有异步清零,同步并行置数,保持等功能。其功能表如下图所示:

其中,CP为时钟输入端,/CR为异步清零端,/LD为预置数控制端,D0~D3位预置数据输入端,P和T为计数使能端,Q0~
Q3为输出端。
参考资料来源:百度百科——74HC161
第2个回答  推荐于2017-12-16

你好:


我才用同步置数法,74ls161和一个两路与非门搭出的四进制计数器。

希望我的回答能帮助到你。

本回答被提问者采纳

急求!如何用74ls161和与非门设计四进制计数器。
设计四进制计数器,有两种方法:同步置数法或异步清零法。此处采用同步置数法。要使计数器为4进制,即循环0000~0011这4个状态。可使D0~D3接地,即预置数0000,将Q0和Q1接与非门输入端,与非门输出端接\/LD。这样,当计数器由0000计到0011时,与非门输出为低电平,\/LD端口有效,使计数器从预置数00...

如何用74HC161设计一个四进制计数器?
1、用74HC161设计一个四进制计数器,使用同步置数功能。当计数到最大数3时,用一个与非门74LS00,产生一个置数信号加到置数端LD即可。下图是逻辑图,也是仿真图,是计数到最大数3时的截图。2、要用到两片74LS161,需要两计数器进行级联,采用同步并行级联方式。其中ET和EP都接高电平。低片计数到...

74LS161怎么用
急求!如何用74ls161和与非门设计四进制计数器。1、用74HC161设计一个四进制计数器,使用同步置数功能。当计数到最大数3时,用一个与非门74LS00,产生一个置数信号加到置数端LD即可。下图是逻辑图,也是仿真图,是计数到最大数3时的截图。2、要用到两片74LS161,需要两计数器进行级联,采用同步并...

计数器74LS161是如何工作的?
74LS161是一个同步的可预置的四位二进制计数器,并自带有异步功能。可以采用反馈归零法进行6进制的计数器设计。具体设计如下:1、添加一个74LS161芯片:2、添加一个与非门:3、由于需求是6位进制,6的二进制表示为0110,即输出QB和QC需要为1,才能进位,因此将输出QB和QC连接到与非门的输出A和B端口...

怎样用74ls161等芯片实现如 9 8 7 6 5 4 3 2 1 0 9 8 7...的计数阿...
74LS161为异步清零,同步置数。这是个十进制计数器,你画状态图为0000-0001-0010-0011-0100-0101-0110-0111-1000-1001-1010-1011-1100-1101-1110-1111一共十六个状态,如果用反馈置数法,选取其中任意连续的10个状态,比如从0000-1001,那么就是指最高状态是1001,之后就得回到0000这个状态,你设置...

设计“21进制计数器”要求用74ls161和与非门实现
74161是四位2进制(16进制),所以先要两片级联。级联可以并行进位(低位片C端接高位的使能端,CLK同步)也可串行进位(低位片的C端接高位的CLK,使能端接高电平),然后把两位16进制转换为21进制,可以把低位的Q0和高位的Q1接到异步清零端(考虑到21为0010和0001)。

加法计数器74LS161
1. 加法计数器设计(清零法)74LS161为十六进制四位二进制加法计数器,异步清零,同步置数。设计60进制的加法计数器,采用清零法。60用二进制表示为0011 1100,因为是异步清零,当计数器从零开始计数时,计数到0011 1100时异步清零即可。要用到两片74LS161,需要两计数器进行级联,采用同步并行级联...

怎么用4位二进制加法计数器74LS161?
2113D3D2D1D0均接地即可5261。可以用同步4位二进制加法计数器74LS161、三输入与非门74LS10、4511、共阴七段数码LED显示器来实现七进制的计数器。首先要知道74LS161是4位二进制同步计数器,该计数器能同步并行预置数据,具有清零置数,计数和保持功能,具有进位输出端,可以串接计数器使用。

集成计数器74LS160、74LS161是加法还是减法计数器?
用同步加法计数器74LS161(或74LS160)和二4输入与非门74LS20构成百以内任意进制计数器,并采用LED数码管显示计数进制。采用555定时器构成多谐振荡电路,为同步加法计数器提供时钟输入信号。作用 在数字电子技术中应用的最多的时序逻辑电路。计数器不仅能用于对时钟脉冲计数,还可以用于分频、定时、产生节拍...

74LS161能否作寄存器?如何应用?
可以。74LS161采用异步清零,在异步清零的计数器电路中,只要RD’出现低电平,触发器立即被置零,不受CLK的控制。寄存器为有限存贮容量的高速存贮部件,它们可用来暂存指令、数据和地址。在中央处理器的控制部件中,包含的寄存器有指令寄存器(IR)和程序计数器(PC)。在中央处理器的算术及逻辑部件中,寄存器...

相似回答