急需论文一篇，题目《波形采集、存储回放系统》如能提供，万分感谢！

Answer 1

给你提供2种方案参考
引言 本论文的题目是波形的采集存储回放系统，通过设计并制作一个波形采集、存储与回放系统，使该系统能同时采集两路周期信波形，要求系统断电恢复后，能连续回放已采集的信号，显示在示波器上。
现如今的波形采集存储回放系统一般是基于数字存储示波器的原理，以单片机（89s51）和FPGA( EP1C6Q240C8)为控制核心，通过高速AD对信号的实时采样，上升沿内触发方式，实现波形的单次和多次触发存储和实时连续显示，又具有锁存功能，能通过操作“移动”键显示被存储波形的任一部分。随着电子技术、集成电路的发展，电子产品的更新速度越来越快，功能的要求也越来越大，因此基于前人的研究成果，进一步对该系统进行功能的完善，以适应社会的快捷应用与大众需求，随着半导体器件的发展和数字处理技术的发展，数字示波器成为了主流。因此波形采集存储回放系统也应该向数字化发展，这是一个不可避免的趋势，该系统是为了更好的实现数字化而设计的。
预期的成果是能实现波形的采集，并且存储在存储器中，通过运算可以给出我们想要研究的波形的交流信号的频率，背景电压，低端电压、峰值电压及波形等相关数据，还可以把测出的数据以数字的形式和波形一起在示波器上显示出来。这样可以让人们在实际应用中可能更直观的看出所测波形的特性，便于研究相关问题。
2 总体方案设计 2．1方案一 采用单片机作为核心控制波形的采集、存储与回放。需要在一定的存储设备中进行存储，单片机的频率也不是很高，抗干扰性能强，操作简单，成本低。目标是以单片机位电路核心加上外部AD/DA芯片，外部存储芯片液晶显示。实现波形采集存储回放功能，电路会自动采集采集波形，存储与存储芯片中，在液晶显示上显示，当电源断电时数据不会丢失。按下存储键后，该系统对相应的波形进行采样，将采样的数据存储起来，按下回放键后，系统将存储的波形进行循环的回放，在采集时可进行改变幅值，并且采集的数据也会在回放的时候变化，在回放时，按下存储键，将停止波形的回放，显示一条直线，若按下回放键，将终止当前回放键，将终止当前波形，并采集新波形。
系统的组成大致分为以下几个部分：电源电路，信号输入电路，信号采集预处理电路，数据存储电路，数据显示电路，波形回放电路。系统电路框架如图：

单片机

电源电路

D/A转换

数据显示

A/D转换

波形输入

图1方案一系统电路框图
其中数据处理模块所使用的DAC0832芯片是8分辨率的D/A转换集成芯片，与微处理器完全兼容。这个DA芯片以其间隔低廉，接口简单，转换控制容易等优点，在单片机领域中得到广泛应用。而使用的另一个芯片也是在单片机中应用广泛的ADC0809，它是接受数字量，输出一个与数字量相对应的电流或电压信号的模拟量接口。D/A转换器被广泛用于计算机函数发生器，计算机图形显示以及与A/D转换器相配合的控制系统等。该芯片是美国资料公司研制的8位双缓冲器D/A转换器。芯片带有资料锁存器，可与数据总线直接相连。电路有极好的温度跟随性，使用了CMOS电流开关和控制逻辑而获得低功耗、低输出的泄漏电流误差。芯片采用了R-2RT型电阻网络，对参考电流进行分流完成D/A转换。转换结果以一组差动电流IOUT1和IOUT2输出。本方案中的存储模块选用的是32K的低功耗静态RAM存储器62C256 .而稳压模块则是选用三端固定式稳压器7805，是常用的固定负输出电压的三段集成稳压器，三端IC是指这种稳压用的集成电路只有三条引脚输出，分别是输入端，接地端和输出端，用该稳压器所需的外围元件很少，电路内部还有过流，过热及调整管的保护电路，使用起来可靠、方便，而且价格便宜，78后面的数字代表该三端集成稳压电路的输出电压。
方案一中所选用的单通道输入输出电路设计思路：信号通过输入电路输入到模数转换器中，将模拟信号转换成数字信号，然后把转换后的信号送入到存储显示与控制装置中，再送入到数模转换器中把存储的数字信号转换成模拟信号，最后通过输出电路输出所采集的波形。框图如下：

输入电路

通道输入

A/D

存储，显示与控制装置

输出电路

通道输出

D/A

图2 方案一单通道输入输出电路框图
2．2方案二 采用FPGA芯片作为核心控制波形的采集、存储与回放，在FPGA中可实现各种存储器。其硬件可编程的特点允许开发人员灵活设定存储器数据的宽度、存储器的大小、读写控制逻辑等，尤其适用于各种特殊存储要求的场合。FPGA器件可工作于百兆频率以上，其构造的存储器存取速度也可达百兆次／秒以上，这样构成的高速存储器能够胜任存储数据量不太大，但速度要求很高的工作场合，成本较高。由于FPGA内部可实现A/D,D/A的转换，因而节省了外部的A/D,D/A转换电路，使整个系统的硬件部分减少了许多，使电路看起来不那么复杂，简单明了。系统结构框图：

键盘

FPGA
A/D转换
D/A转换
存储

波形显示

波形输入

图3 方案二系统框图
FGPA 工作原理 FPGA 采用了逻辑单元阵列 LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块 CLB（Configurable Logic Block） 、输出输入模块 IOB（Input Output Block）和内部连线 （Interconnect）三个部分。 现场可编程门阵列（FPGA）是可编程器件。与传统逻辑电路 和门阵列（如 PAL，GAL 及 CPLD 器件）相比，FPGA 具有不同的结构，FPGA 利用小型查 找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个 D 触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能 的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到 I/O 模块。FPGA 的逻辑 是通过向内部静态存储单元加载编程数据来实现的， 存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与 I/O 间的联接方式， 并最终决定了FPGA 所能实现的 功能，FPGA 允许无限次的编程。 FPGA 特点采用FPGA设计 ASIC电路(专用集成电路)，用户不需要投片生产，就能得到合用的芯片。FPGA可做其它全定制或半定制 ASIC 电路的中试样片。
通过对这两个方案的比较：FGPA虽然可能有许多优势，但是由于成本较高，而且它用在速度要求很高的场合，不适合用来设计电路，因此我选择方案一，因为此方案采用单片机作为核心控制，易于设计电路，成本低。