就可以了。。。。
quartus ii 不同工程顶层文件连到一起
1.编辑输入各个模块的verilog文件并保存，然后Processing->Analyze Current File 2.变异没错误后，在左侧工程栏中选择该Verilog文件，鼠标右键->Creat Symbole Files for Current File 3.新建原理图文件，在原理图文件绘图界面上双击鼠标左键或者选择左侧工具栏的与门符号，就会出现该verilog文件对应的原理图...
如何用Quartus II对用Verilog HDL语言编写的源码进行仿真 ?
1.首先创建一个工程，再在new中新建添加verilog文本，再进行编译！2.编译成功后，到file——create\/update——create symbol Files for current 3.成功后到New——Block diagram\/Schematic File——在空白处点击鼠标右键——insert——symbol——选择project 文件夹下的子文件，点OK键——再在空白处点击...
如何将Quartus II编译结果放在一个目录下
Step 1：建立一个release目录 release01 Step 2：设定编译结果路径 Assignments -> Settings：Category -> Compilation Process Settings：将Save project output files in specified directory打勾，并设定路径到release下 release02 经过如此设定，Quartus II就会将SOF、pof等编译结果放到release目录下，原来在...
verilog语言和vhdl语言能在一个工程中混用吗,vhdl语言编写的程序能用...
可以混用，一个工程的可综合部分随便怎么混用都可以，但是仿真的时候，不同的仿真工具对混合仿真的支持程度不同，并且混合仿真库编译的方法比较复杂
在Quartus中能不能由已编译好的HDL文档生成Bdf文件?
打开Verilog设计文件,选【File】→【Creat\/Update】→【Create Symbol Files for Current File】选【File】→【New】,在【Device Design Files】下选【Block Diagram\/Schematic File】就新建了一个BDF文件 在空白处双击，选择刚刚创建的符号名即可 如果你有多个设计文件，需要再写一个顶层文件来描述这些...
我用quartus编Verilog时,从一个工程里复制了一个IP核到另一个工程里...
在Quartus打开的新的工程目录下面双击那个IP，重新设置参数并实例化。
如何使用quartus ii综合
模块工程文件（“Block Diagram\/Schematic File”或“Verilog HDL File”）编译仿真成功后就可以 将其模块化，然后在更高层次将各个模块级联起来，构成更大得工程。1、模块化 『File』→『Creat\/Updata』→『Creat Symbol Files for Current File』 然后编译器会自动将当前工程完整得编译一遍，然后生产...
Quartus ii。已用Verilog生成模块,但是输入端只有一个,类似于数组形式...
将其它原理图的八个输入口依次命名为data[0]-data[7]就可以了
quartus ii如何将verilog 代码转换为 元件形式的原理图吗,就是与非门...
编译通过 Tools > Netlist viewer > RTL viewer 选中相应的symbol上，点击上面的“→”箭头，可以看到原始的由门和触发器搭建的电路图。
如何将原理图导成文件夹?
1、打开quartus II，用verilog源文件，先点击file文件，下来菜单点击create\/update。2、然后我们选择右侧的create symbol file for current file生成原理图。3、打开后界面随意右键弹出下来列表，选择insert。4、右边出现选择菜单，点击选择symbol。5、在选择的框中选择点击一个你需要的路径点击即可生成原理图...
