在读回端口数据时,为什么应读锁存器内容,而不宜读引脚电平
因为有时候像发出高电平时LED灯亮时，再读回的电平就会成为（0.7V），0.7V是低电平。这样就会存在错误。
在i\/o接口设计时,为什么要对输入\/输出数据进行缓冲和锁存
就是不直接读引脚上的数据 而是读锁存器中的数据 主要是为了避免错读引脚上的电平。例如： 当向口线写1 而引脚口线驱动一个三极管的基极时，如果三极管导通 并把基极 引脚的电平拉成低电平 此时 直接从引脚读数据 则就会发生错误 读到的是0 而读锁存器则不会发生错误。2 I\/O...
...输入口使用时,为什么要区分" 读引脚" 和"读锁存器"
读引脚的意思就是直接读P0外部引脚的电位，而读端口（锁存器）读的是内部与数据总线链接的锁存器的电位。一般来说，读取P0的数据，都是读引脚，目的是获取与P0相连的外部电路的状态。而读端口是在执行下述语句时由CPU自行完成的。外部扩展存储器时，当做数据总线（如图1中的D0~D7为数据总线接口）P0...
51单片机读引脚与读锁存器的问题
51单片机的P1读的是引脚上的电平 即使你把io口置位 也可能被外部电路拉低 所以有没有外设读到的电平可能会不一样 因为51单片机io口没有三态 所以读io口时要先将io口置位
有关单片机读端口、读引脚的问题
读引脚的意思就是直接读P0外部引脚的电位，而读端口（锁存器）读的是内部与数据总线链接的锁存器的电位。两者不同。一般来说，读取P0的数据，都是读引脚，目的是获取与P0相连的外部电路的状态。而读端口是在执行下述语句时由CPU自行完成的：inc P0;给p0加1 执行这个语句时 ，采用“读-改-写”的...
为什么ICG Cell中使用锁存器(Latch),而不使用触发器(Flip Flop)?
能够占用整个时钟周期（time borrow），因为Latch在有效电平是一直能够传播数据的，触发器只能在边沿传播数据。因此，Latch-based ICG相比Flip-Flop-based ICG具有更好的功耗、面积和时序。原文链接： 为什么ICG Cell中使用锁存器(Latch)，而不使用触发器(Flip Flop)？ - 知乎 (zhihu.com)
51单片机 读引脚与读锁存器的问题
P1口有上拉,读的时候就会直接读到上拉的点，接了外设，由于外设的原因造成端口被拉低，读取的时候就会读到低电平。如果外设的接口也是高电平，那就是高电平。
89C51单片机中度端口锁存器和“读引脚”有何不同
设计就是读锁存器的，况且读引脚容易引起误判，例如当你在读取的时候有个输入信号来了刚好在判断高低电平的中间，那怎么判？
MCS-51系列单片机读口操作有什么特殊性?
51单片机有4组8位I\/O口：P0、P1、P2和P3口，其中P1、P2和P3为准双向口，P0口则为双向三态输入输出口。由于准双向口和双向口在电路结构上不同，所以造成两种I\/O口的读操作不同。对于双向的P0口，其电路中包含有一个数据输出锁存器、两个三态数据输入缓冲器、一个数据输出的驱动电路和一个输出...
在89C52单片机里面怎么用程序把I\/O设定为高阻态状态??
准双向口是因为在读外部数据时要先“准备”一下,为什么要准备一下呢?单片机在读准双向口的端口时,先应给端口锁存器赋1,目的是使FET关断,不至于因片内FET导通使端口钳制在低电平。上下拉一般选10k!芯片的上拉\/下拉电阻的作用最常见的用途是,假如有一个三态的门带下一级门。如果直接把三态的输出接在下一级的...
