两片74ls161练成60进制,电路图!!!感谢
1、ls161是四位二进制计数，所以，首先个位要改成十进制计数器，并产生进位信号，向十位进位。十位利用6产生复位信号，将十位复位就行了。仿真图，即是逻辑图如下，这是最大数59时的截图。2、用74ls161设计60进制计数器，看你的原理图，是二进制的60进制计数器。假如是要求按十进制数计数，这样...
怎么用74ls161设计一个模60的十进制计数器 要求从0开始计数?和模60的...
用74ls161设计一个模60的十进制计数器，要用两片161，分别计十位和个位，个位改成十进制计数器，计数到1010时产生清零信号，并做十位的CP脉冲，十位改成6进制计数器。逻辑图如下所示。而模60的计数器是按二进制计数的，两片计数到六十，即111100时清零。
用74ls161设计60进制计数器,我设计的对吗?
用74ls161设计60进制计数器，看你的原理图，是二进制的60进制计数器。假如是要求按十进制数计数，这样接法就不对了。看你的原理图，上图是采用反馈置数法，计数到59时产生置数信号，送到两片161的LD端。这个接法是对的。下图是采用反馈清0法，当计数到60时产生复位信号，送到两片161的RD端。低...
用两片74LS161和必要的逻辑门电路设计一个可控计数器,要求当控制信号M=...
用两片74LS161和必要的逻辑门电路设计一个可控计数器，要求 当控制信号M=1时，实现N=60进制计数器；而当M=0时，实现N=24进制计数器。画出所设计的可控计数器的逻辑电路。－－－ 60、24，相差颇大！你真的需要这么设计？你静心思考一下，再确定。
加法计数器74LS161
1. 加法计数器设计（清零法）74LS161为十六进制四位二进制加法计数器，异步清零，同步置数。设计60进制的加法计数器，采用清零法。60用二进制表示为0011 1100，因为是异步清零，当计数器从零开始计数时，计数到0011 1100时异步清零即可。要用到两片74LS161，需要两计数器进行级联，采用同步并行级联...
如何用74LS161芯片构成60进制计数器
用两片74LS161芯片，一片控制个位，为十进制；另一片控制十位，为六进制。个位的最高位0,接十位的CP，个位十进制计数器经过十个脉冲循环一次，每当第十个脉冲来到后Q由1变为0，相当于一个下降沿，使十位六进制计数器计数。经过六十个脉冲，个位和十位计数器都恢复为0000。
关于计数器芯片74LS160的运用。用两片74LS160芯片设计一个同步六十进...
用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。其中个位计数为十进制形式。个位与十位计数器之间采用同步及连方式，个位计数器的进位信号连接到十位计数器的使能端EP，或ET，或EP、ET的并联，完成个位对十位计数器的进位控制。十位计数器计数到6时，Q1=Q2=1，用个2...
如何用74LS161实现60进位的计数?
74LS161是一个4位同步二进制计数器，可以方便地实现0到15的计数。为了实现60进制计数，我们需要将两片74LS161级联，并添加适当的逻辑电路。首先，将第一片74LS161（称为计数器A）设置为模10计数器。这可以通过将Q3（最高位）与CLR（异步清除端）连接，并使用与非门实现。当计数器A达到10（即Q3Q2...
数字钟设计
当计数器输出为01011001状态,U3(U1)、U4(U2)的LD端同时为“0”,使计数器立即返回到00000000状态。这样就构成了六十进制计数器。 图四 六十进制计数器 U5、U6共同构成时计数器,它由两个74LS161构成六十进制的计数器 如图五。U5作为时十位计数器,它的复位输入RD、和置位输入LD都接低电平,时信号脉冲作为...
multisim中 下图对应的元器件叫什么啊 急!!!
555：时基电路；74LS161：同步二进制加法计数器；74LS00：二输入四与非门。
