如何浅显易懂地解释 闪存 ?它的存储原理是什么?

Answer 1

非专业人士，如有错误还请指正。

本回答主要围绕NAND闪存展开讨论。
NAND闪存简介

NAND闪存基于浮栅金属氧化物半导体场效应晶体管（Floating-gate MOSFET，简称浮栅MOSFET或FGMOS），通过修改存储在浮栅中的电荷量来表示数据[1]。NAND闪存的层级结构为Chip/Package-Die-Plane-Block-Page-Cell。

其中Cell为NAND闪存的基本单元，根据一个Cell存储数据的多少，可以将NAND闪存分为SLC、MLC、TLC和QLC四种（分别为1bit、2bit、3bit和4bit）。目前SLC闪存几乎绝迹，MLC闪存只有极少数高端产品采用，主流固态硬盘均基于TLC和QLC闪存。

浮栅MOSFET基于N沟道增强型MOS管，有一个绝缘的栅极，位于控制极和衬底之间，称为浮栅。浮栅MOSFET的写入操作是在控制极加一个相对于衬底的高电压，当这个电压足够高时，衬底中的电子会在电场的作用下穿过绝缘层进入浮栅。浮栅MOSFET的擦除操作是在衬底加一个相对于控制极的高电压，当这个电压足够高时，浮栅中的电子会在电场的作用下穿过绝缘层进入衬底。根据浮栅中充入电子的多少，浮栅MOSFET有着不同的导通电压，可以记录数据为1或0。

NAND闪存的读取、写入和擦除操作基于浮栅MOSFET的特性。读取时，在控制极加一个较低的电压并对浮栅MOSFET进行检测。当浮栅MOSFET导通时，查询读取电压对应的数值，便可以得知存储的数据内容。

对于SLC、MLC、TLC和QLC闪存，分别需要分成2、4、8和16个电位[3]。NAND闪存是由成千上万个cell组成的Array。Cell之间是串行连接的，32或64个一组，组成一个String。每个cell的控制极连接Word Line，string末端的cell漏极连接Bit Line，首端的cell源极连接Source Line。串与旁边的串共用位线。Page由同一根字线上的cell组成，是一种逻辑概念。位线分为两组，even和odd，分别组成交叉的2组页。一根字线上的页数和每cell存储的比特数有关，SLC为1bit/cell，MLC为2bit/cell，TLC为3bit/cell，MLC为4bit/cell。对于SLC闪存，一根字线上有2页。而MLC闪存每cell能存储2bit数据，可以在逻辑上分成2个页。因此对于MLC闪存，一根字线上有4页。一组字线连接的所有串组成一个Block。

NAND闪存的最小擦除单位是块。在向存有数据的块写入数据时，必须先擦除再写入。由于读取干扰的存在，即便不进行写入，读取操作也会使相近的存储单元受到影响。主控会计算自上次擦除动作后的读取动作总次数，通过重写相应存储单元中的数据，避免读取干扰错误的发生。

数据保持时间是衡量NAND闪存可靠性的重要指标。主控会按照一定的算法对闪存进行扫描，当发现某个闪存页翻转比特数超过阈值时，对数据进行重写，从而减少ECC无法纠正的位错误。影响数据保持时间的因素有擦写次数、ECC强度、温度和电磁辐射等。

3D NAND闪存的实现上，各家闪存制造商采用了不同的方法。写入放大是指实际写入的物理数据量大于写入数据量的现象。闪存转换层用于维护逻辑地址和物理地址的对应关系。磨损均衡是通过将数据分配写入到闪存上的不同区域，控制闪存的不均匀磨损。垃圾回收是指回收废块的操作。TRIM指令允许操作系统通知基于NAND闪存的固态硬盘哪些数据不再需要并可以被删除。预留空间是在指固态硬盘上保留一部分空间，用于错误校验、坏块替换、存放FTL表、磨损均衡和垃圾回收等。采用TLC和QLC闪存的主流消费级固态硬盘均采用了SLC Cache技术，使一部分闪存工作在SLC模式下，在写入小于SLC Cache容量的数据时，能取得远超TLC/QLC闪存的使用体验。

目前TLC闪存已经能够满足普通消费者的日常使用需求。而QLC的问题主要在于性能太差。对于采用64层QLC闪存的固态硬盘，往往需要1TB容量才能达到100MB/s的顺序写入速度。相比之下，同样为1TB容量，采用64层TLC闪存的固态硬盘，顺序写入速度可达1600MB/s之多。