74LS160设计同步六进制计数器

为何进位输出端是Q2?如果Q3Q2Q1Q0=0100这进位不就输出了吗?也没有计六个数啊!还有只给了下图,没有用到的无效状态怎么改变的?

74ls160为十进制同步加法计数器,同步就是要受到时钟信号的控制——清零和置数,附加功能有进位输出端、置数端、清零端,还有置数输入端状态输出及时钟信号端口,其余端口暂可不用。那么根据以上端口可以利用反馈置“  0”反馈复位)实现。
74160有效循环为0000-1001,由于初态为0000,故六进制为六个状态循环,即0000~0101,置零信号取自0110即当状态0110(6出现时,将Q2=1,Q1=1送到清零端R即Rp= 0.0),使计数器立即清零, 状态0110仅瞬间存在。

扩展资料

构成任意进制计数器一般的方法

(1)置零法

取Q(N+1)的输出做置零信号,直接复位计数器,Q输出归零的时间滞后于(N+1)的时钟前沿,这种方式浪费了同步计数器的优点,是异步计数器的用法。

(2)置数法

预置输入先置0,取Q(N)的输出做置数信号,在(N+1)的时钟前沿Q输出同步归零,这是完全同步计数,是同步计数器的正确用法。

比较两种方法可知,设计N进制计数器时,清零法的反馈信号是(N+1),控制端是置零CR' ;置数法的反馈信号是 N ,控制端是置数LD' 。

参考资料来源:百度百科-计数器



温馨提示:内容为网友见解,仅供参考
第1个回答  推荐于2017-12-16
首先,你得明白160的原理,160是同步置数异步清零的,本题中用的异步清零,状态转移图也画的很明白,从0000到0110,但是0110是过渡态,不算在状态中,所以是6进制的。
至于书上写的q2进位输出,是因为本题中用的前6个状态,若用到进位,进位c一直是0,没有输出,所以他选择了q2,这里的q2进位输出不像一般的160进位的在时钟边沿一个脉冲,而是4个时钟是0,2个时钟是1.
纯手打 望采纳本回答被提问者采纳
第2个回答  2019-12-23
74ls160为十进制同步加法计数器,同步就是要受到时钟信号的控制——清零和置数,附加功能有进位输出端、置数端、清零端,还有置数输入端状态输出及时钟信号端口,其余端口暂可不用。那么根据以上端口可以利用反馈置“ 0”反馈复位)实现。
74160有效循环为0000-1001,由于初态为0000,故六进制为六个状态循环,即0000~0101,置零信号取自0110即当状态0110(6出现时,将Q2=1,Q1=1送到清零端R即Rp= 0.0),使计数器立即清零, 状态0110仅瞬间存在。

74LS160设计同步六进制计数器
74ls160为十进制同步加法计数器,同步就是要受到时钟信号的控制——清零和置数,附加功能有进位输出端、置数端、清零端,还有置数输入端状态输出及时钟信号端口,其余端口暂可不用。那么根据以上端口可以利用反馈置“ 0”反馈复位)实现。74160有效循环为0000-1001,由于初态为0000,故六进制为六个状态...

如何用74LS160设计一个6进制计数器
6进制计数器即计数由 D3~D0=0000(0)到0101(5),到0101後重置。

【数电】试用74LS160构成同步六进制计算器(要求预置数法,从0000开始计...
用74LS160构成同步六进制计数器,用预置数法。当计数到最大数5,即0101时,将Q2、Q0接到与非门产生置数信号,输出接到LD引脚上,将预置数D3、D2、D1、D0的全0值送入计数器,实现从0000重新开始计数。EP、ET、RD端全加高电平1。逻辑图如下图所示,是用手机画的图,不好画。

为什么74LS160制作的60进制计数器进位有点问题啊?
你这么接肯定是不行的,个位进位错误。其实,74LS160十进制计数器是可以多片级联组成同步计数器的,而你接的是异步计数器。首先,两片74LS160用同一个时钟脉冲信号,即两片的CLK连在一起。个位计数器的进位端(15脚)连到十位计数器的7,10两脚上,十位改成六进制方法不变。这样改后就行了。

如何用74LS160设计同步六十进制计数器?
用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。其中个位计数为十进制形式。个位与十位计数器之间采用同步及连方式,个位计数器的进位信号连接到十位计数器的使能端EP,或ET,或EP、ET的并联,完成个位对十位计数器的进位控制。十位计数器计数到6时,Q1=Q2=1,用个2...

为什么74LS160计数器会有4个无效状态?
74LS160 是十进制同步计数器,有 0 ~ 9 共 10 个输出状态,而六进制计数器只用到 6 个有效状态, 其余 4 个是无效状态。当电路正常时,计数器循环计数。当电路受到干扰时,可能出现误码,即计数器会进入无效状态,如果回不到有效状态,就是无效循环,造成计数器错误。如果进入无效状态后,经过几...

74ls160的计数原理是什么?
74LS160的计数原理是基于其内部的逻辑门和触发器实现精确的十进制计数功能。首先,74LS160是一款同步可编程计数器,它能够以二进制、五进制、六进制、七进制、八进制、十进制或十六进制的形式进行计数。当配置为十进制计数器时,它利用内部的逻辑门和触发器来跟踪和更新计数值。具体来说,它从0开始计数...

74ls160六进制,如图,q2进位。那些不在循环内的是怎么跳入到循环里的...
74ls160是十进制计数器,只是在外部采用置零法改成六进制计数器的,所以,并没有改变内部的电路,仍然是十进制计数器。改成六进制计数器后,有0111,1000,1001三个状态是不在0~5的计数范围内。假如上电处于这三个状态的某一个,那就按原十进制继续计数,计到最大数9(即1001)后自动回0,就进入...

怎么用74ls161设计6进制计数器?跪求详细设计过程
74LS161是一个同步的可预置的四位二进制计数器,并自带有异步功能。可以采用反馈归零法进行6进制的计数器设计。具体设计如下:1、添加一个74LS161芯片:2、添加一个与非门:3、由于需求是6位进制,6的二进制表示为0110,即输出QB和QC需要为1,才能进位,因此将输出QB和QC连接到与非门的输出A和B端口...

设计六进制计数器
74LS161是一个同步的可预置的四位二进制计数器,并自带有异步功能。可以采用反馈归零法进行6进制的计数器设计。计数的对应输出 Q2、Q1、Q0,是000--101共6个数,在计数到110时产生清零信号;利用反馈清零法即可。由于需求是6位进制,6的二进制表示为0110,即输出QB和QC需要为1,才能进位,因此将...

相似回答