在cadence的allegro中画了一个pcb的封装，但在导入网表生成PCB时引脚一发生的偏移，求各位大神解释下

Question

在cadence的allegro中在cadence的allegro中画了一个pcb的封装，但在导入网表生成PCB时引脚一发生的偏移，求各位大神解释下

Answer 1

这个很简单，可肯定是你在建封装时发生偏移了，1、你打开part develpor看里面的预览是不是已经偏移了。2、确认library里面没有偏移，在PCB Editer里面tools 下refresh一下，或者在在place里面Update Symbols一下你的封装。3、如果还是偏移，重新打开你的封装查看。4、确认封装建立正确但是就是偏移，那么很有可能在你的physical文件夹下有一个和你的封装名字一摸一样的封装文件，删掉后再refresh就可以了。

Answer 2

你看看你的那个引脚的pad，在建立的时候是不是加了偏移，offset
或者是因为你的那个焊盘是由shape 做的，而你做shape的时候零点没在中心，而在那个角上。然后你做成pad调用，再调入PCB中就偏移了

Answer 3

对的，第一个回答是正解。主要是焊盘的问题，你重做一下焊盘试试，在制作的过程中始终要注意焊盘的中心点尽量放在图纸的中心点，否则还会有很多莫名其妙的问题，以前我第一次画的时候就是因为这个，元器件不能正常摆放

Answer 4

先找到芯片的各种参数，如芯片引脚间距等，最好是看芯片的DATASHEET再根据规则在pad　designer里面做焊盘（如果库里面有，可以不做），做好焊盘后，在PCB　Editor里面做器件的封装。然后就OK了。