设计太有针对性，很难找到，找到一个也是数字钟的：
本设计采用 89C51 进行 24 小时计时并显示。要求其显示时
间范围是 00：00：00~23：59：59，具备有时分秒校准功能。数字钟上面要带有
闹钟，闹钟与时钟之间能随时切换，闹钟具备时分秒设置功能。
设计的详细资料在图片上的网站搜“带整点报时与闹钟功能的数字钟设计，附设计框图,电路图,C语言源程序.元器件清单”，希望能对你有点用吧..一到课程设计的时候就让人头疼....
数字电子技术课程设计---数字显示电子钟
《数字钟设计报告》指导老师：姓名：学号：电子设计 一、 引言 大屏幕数字钟套件采用6位数字（二十四小时制）显示，格式为“时时：分分：秒秒”，电路板尺寸为330MM*70MM，是以前大屏幕数字钟的改进版，解决了以前大屏幕数字钟显示数字“6”和“9”不美观的现象；解决了发光二极管引脚焊盘间距过大容易...
数字钟课程设计原理图以及制作方法
1.数字钟的构成 数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟.图 3-1所示为数字钟的一般构成框图.图3-1 数字钟的组成框图 ...
求“数字钟课程设计报告”
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了...
数字电路数字钟设计
时计数器为二十四进制，当开始计数时，个位按十进制计数，当计到23时，这时再来一个脉冲，应该回到“零”。所以，这里必须使个位既能完成十进制计数，又能在高低位满足“23”这一数字后，时计数器清零，图中采用了十位的“2”和个位的“4”相与非后再清零。对于日计数器电路，它是由四个D触发器组...
数字钟设计
二、设计方案论证 数字钟原理框图如图1所示,电路一般包括以下几个部分:振荡器、分频器、译码显示电路、时分秒计数器、校时电路、报时电路。 图一对于各个部分而言 数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲,所以要设置标准时间源。 数字钟计时周期是24小时,因此必须设置24小时计数器,他应由模为...
我们要做一个课程设计 是关于数字电子时钟的 您能帮帮我么
1．数字钟的构成 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图 3-1所示为数字钟的一般构成框图。图3-1 数字钟的...
电工数字钟课程设计 电路图 详细一点啊
间范围是 00：00：00~23：59：59，具备有时分秒校准功能。数字钟上面要带有 闹钟，闹钟与时钟之间能随时切换，闹钟具备时分秒设置功能。设计的详细资料在图片上的网站搜“带整点报时与闹钟功能的数字钟设计，附设计框图,电路图,C语言源程序.元器件清单”，希望能对你有点用吧..一到课程设计的时候就...
求助:大三课程设计《数字电子钟的设计》详细方案过程!!急!急!急!_百...
熟悉数字钟的设计与制作.设计要求1.设计指标时间以24小时为一个周期;显示时,分,秒;有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;计时过程具有报时功能,当时间到达整点前5秒进行蜂鸣报时;为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号.2.设计要求画出电路原理图(或仿真电路图);元...
大学数字电子技术的课程设计:数字式电子钟的设计或交通灯控制电路设计...
大学数字电子技术的课程设计:数字式电子钟的设计或交通灯控制电路设计 题目一:数字式电子钟的设计一、简要说明:利用数字电路的理论和知识进行设计,一般应具有时分秒计时功能,同时可以进行时间的调整;定点报时等。二、设计任务和基本要求:设计数字式... 题目一:数字式电子钟的设计一、 简要说明:利用数字电路的理论和...
EDA课程设计——数字电子钟
实验内容:设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟,并具有定时与闹钟功能,能在设定的时间发出闹铃音,能非常方便地对小时、分钟和秒进行手动调节以校准时间,每逢整点,产生报时音报时。给出完整电路及写出AHDL源程序。用MAX+plus 软件画出电路图(包括顶层电路图和各模块电路图),把电路图的...
