单片机中P0口作为输出为什么要上拉电阻？

Question

简单明了，谢谢！

Answer 1

上拉电阻就是从电源高电平引出的电阻接到输出。P0口作为IO口输出的时候时输出低电平为0输出高电平为高组态(并非5V，相当于悬空状态)。也就是说PO口不能真正的输出高电平，给所接的负载提供电流，因此必须接上拉电阻(一电阻连接到VCC)，由电源通过这个上拉电阻给负载提供电流。

由于P0口内部没有上拉电阻，是开漏的，不管它的驱动能力多大，相当于它是没有电源的，需要外部的电路提供，绝大多数情况下P0口是必需加上拉电阻的。

扩展资料：

如果电平用OC(集电极开路，TTL)或OD(漏极开路，CMOS)输出，那么不用上拉电阻是不能工作的， 这个很容易理解，管子没有电源就不能输出高电平了。 

如果输出电流比较大，输出的电平就会降低（这是电路中已经有了一个上拉电阻的情况下，但是电阻太大，压降太高），就可以用上拉电阻提供电流分量， 把电平“拉高”。其实这些都是按需要，工作在线性范围的上拉电阻不能太小，当然也会用这个方式来实现门电路电平的匹配。

参考资料：百度百科-上拉电阻

Answer 2

上拉电阻：就是从电源高电平引出的电阻接到输出
1，如果电平用OC(集电极开路，TTL)或OD(漏极开路，COMS)输出，那么不用上拉电阻是不能工作的， 这个很容易理解，管子没有电源就不能输出高电平了。
2，如果输出电流比较大，输出的电平就会降低（电路中已经有了一个上拉电阻，但是电阻太大，压降太高），就可以用上拉电阻提供电流分量， 把电平“拉高”。（就是并一个电阻在IC内部的上拉电阻上， 让它的压降小一点）。当然管子按需要该工作在线性范围的上拉电阻不能太小。当然也会用这个方式来实现门电路电平的匹配。
需要注意的是，上拉电阻太大会引起输出电平的延迟。（RC延时）
一般CMOS门电路输出不能给它悬空，都是接上拉电阻设定成高电平。

下拉电阻：和上拉电阻的原理差不多， 只是拉到GND去而已。 那样电平就会被拉低。 下拉电阻一般用于设定低电平或者是阻抗匹配(抗回波干扰)。

Answer 3

P0口：是一组8位漏极开路双向I/O口，也即地址/数据总线复用口。作为输出口用时，每位驱动8个TTL逻辑门电路，对端口写“I”可作为高阻抗输入端用。
在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。
在Flash编程时，P0口接受指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。