小弟在阅读数字电路中时序图(Timing diagram)时,对其中的交叉符号有点糊涂。貌似有两种定义,第一种定义是在图中表示不确定延迟时间(tpd),如下面第一张图中tout。第二种是在图中表示无关项(don't care,另一种表示法是用阴影),如下面第二张图。
不知道我陈述的对不对,如果存在两种定义,在读图时怎样分辨呢?谢谢了。
第二张图表示数据输出的时间长度,XXX 表示高低电平不确定。如读(RD)的脉冲就必须在
XXX 之内。
追问首先表示感谢。
你说的第二张图中XXX 表示高低电平不确定,应该指的就是无关吧。但第一张图中表示tpd的最小值、典型值与最大值,用的也是XXX。为何会存在两种定义呢?
第二张图电平不确定,理解为无关是可以的,但是这段时间在时序上是确定的、是有意义的,所以我不赞同用无关项的说法。
第一张图的含义与第二张相同,电平不确定,时序有意义。
可能是我阐述得不够清楚。我摘取的第一张图里的XXX在原文中表示的不是电平不确定(即无关)的意思,是延迟时间不确定的意思(第一个X指tpd min,最后一个X指tpd max)。
我对第二张图中的XXX表示的意思没有疑问,只是对两张图中的不同用法有疑问。
知道了,看来 XXX 可以表示电平或者时间不确定,或者二者都不确定?只能结合上下文,具体问题具体分析了。
数字电路时序图中符号的疑惑
第二张图表示数据输出的时间长度,XXX 表示高低电平不确定。如读(RD)的脉冲就必须在 XXX 之内。
请问下图中的数字电路逻辑符号是什么意思?
LE 是数据输入控制端,LE = 1 ,数据输入端 1D 的数据被触发器存储。向下的箭头表示还有相同结构的电路。如74LS373 是八位锁存器,74LS374是八位触发器,二者在时序上有些不同,你循序渐进即可。 举报| 答案纠错 | 评论 31 1 黑豹0049 采纳率:85% 来自团队:哈尔滨工程大学 擅长: 工程技术科学 其他回答 只是...
数字电路图中的字母代表的含义是什么?
一、图中字母的含义。1、Q是状态变量,这个电路有两种状态,0和1。2、输入函数是A和B。3、F是输出函数。4、从真值表看F等于A同或B,就是AB相同的时F是1,AB不同时F为0。二、右边的圈圈表示跳转状态。1、假如当前状态是0,当输入AB=00的时候,下一个状态仍然是0,也就是左上角那个圈圈,...
数字电子技术的逻辑函数化简问题,还有几个关于数字电路,TTL。时序逻辑...
④解答:首先,逻辑电路的每个状态对应一个圈,圈内的数字是来表示该状态。圈之间一般有箭头,箭头表示状态的转换,即从一个状态转换到另一个状态。箭头上面的数字表示状态转换需要的条件。具体表示的是那个量,还要根据画出状态图的状态表。表头上肯定会写出的。最后题,解答:CP表示Clock Pulse 是工作...
数字电路触发器时序图问题
如果触发脉冲下降沿出现的同时,A也正好出现由 1-->0的变化时,那么 A的取值是 A=0;可以这样来理解,输入门限在电源的一半,即Vc\/2,<Vc\/2为低电平,>Vc\/2为高电平,当cp<Vc\/2时,电路开始对A取样,可此时的 A<Vc\/2,那么也就是低电平了;
关于看数字电路逻辑图的一个问题
前面的圆圈与Rd上面一横是同时要么都用,要么都不用。用表示低电平或负脉冲有效,后面表示求反。你这图在电路中是不存在。一般在时序电路中才有。
数字逻辑电路中画电路的时序图怎么确定CLK是0还是1阿??
这个很好判别,CLK波形高电平为1低电平为零。
写出电路输出端Y的逻辑表达式。我不明白图中的“EN”和右边图“菱形符号...
EN是英文单词使能Enable。EN=1时三态门工作,EN=0时,输出Y成高阻态,这时高电平有效。同理EN上面带一横的是,EN非,低电平有效。倒三角形是三态门输出门(TSL门)限定符号。◇是集电极开路门(OC门)的限定符号。
数字电子技术中时序逻辑电路中时序图怎么?
如 D触发器是时钟上沿有效,JK触发器是时钟下沿有效。有的输出信号反馈到输入端,反馈信号是在下一个时钟才起作用。数字电路比较杂,你发一个题目我做。zhidao.baidu\/question\/547943350 zhidao.baidu\/question\/543201709 zhidao.baidu\/question\/435810544 问题三:数字电子技术中时序逻辑电路中时序图怎么画 ...
数字逻辑电路问题
第4题 A,B,E前面加个圈分别表示A,B,E的信号输入端子。(并不表示输入的信号是A非,B非,E非。)F1,F2也是如此。当小圈加在元件符号上,才表示这里的信号为“非”。(元件的输入脚加圈,表示低电平有效;元件的输出脚加圈,表示输出信号反相)。