采用双D触发器74LS74模拟乒乓球练习电路图
电路功能要求 ： 模拟2名运动员 在练球时，乒乓球能往返运动
提示 ： 采用双D触发器74LS74 设计电路．两个CP端触发脉冲分别由两个运动员操作，两个触发器的输出状态用逻辑电平显示器显示
小弟 跪求 急
由基本的RS触发器构成控制电路，分别控制两个D触发器的输入端，触发器的CP脉冲由连续脉冲电源提供，甲乙分别操作RS触发器的输入端，使其输出“0”和“1”,并使D1=0，D2=1，在连续CP脉冲作用下，使Q1=0，Q2=1，如此往复，模拟乒乓球往返运动。
异步计数器（亦称波纹计数器，行波计数器）：组成异步计数器的触发器不是共用同一个时钟源,触发器的翻转不同时发生。分类：计数器按计数脉冲的输入方式可分为：同步计数器和异步计数器。
工作原理
SD和RD接至基本RS触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=1且RD=0时(SD的非为0，RD的非为1，即在两个控制端口分别从外部输入的电平值，原因是低电平有效)，不论输入端D为何种状态，都会使Q=0，Q非=1，即触发器置0；当SD=0且RD=1(SD的非为1，RD的非为0）时，Q=1，Q非=0，触发器置1，SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。
以上内容参考：百度百科-D触发器
由双D触发器模拟乒乓球练习电路图如下所示：
由基本的RS触发器构成控制电路，分别控制两个D触发器的输入端，触发器的CP脉冲由连续脉冲电源提供，甲乙分别操作RS触发器的输入端，使其输出“0”和“1”,并使D1=0，D2=1，在连续CP脉冲作用下，使Q1=0，Q2=1，如此往复，模拟乒乓球往返运动。
教下！！！！！
发到我邮箱330313007@qq.com
谢谢了
采用双D触发器74LS74模拟乒乓球练习电路图
由双D触发器模拟乒乓球练习电路图如下所示：由基本的RS触发器构成控制电路，分别控制两个D触发器的输入端，触发器的CP脉冲由连续脉冲电源提供，甲乙分别操作RS触发器的输入端，使其输出“0”和“1”,并使D1=0，D2=1，在连续CP脉冲作用下，使Q1=0，Q2=1，如此往复，模拟乒乓球往返运动。
74LS74是什么电路?
74LS74是一个双D触发器，可以用来设计二位二进制加法计数器。二进制加法计数设计如下：原理：74LS74为双D触发器，即带有两个D触发器，令其各为一个计数器，再将其串联即可形成一个加法金属器。
用74ls74集成双D触发器设计一个两位二进制异步减计数器 请给出电路原理...
异步计数器（亦称波纹计数器，行波计数器）：组成异步计数器的触发器不是共用同一个时钟源,触发器的翻转不同时发生。分类：计数器按计数脉冲的输入方式可分为：同步计数器和异步计数器。
如何用双d触发器74ls74构成十进制加法计数器
74LS74只有异步置位\/PRE1、\/PRE2和异步清零\/CLR1、\/CLR2。74LS74是一个双D触发器，可以用来设计二位二进制加法计数器。原理：74LS74为双D触发器，即带有两个D触发器，令其各为一个计数器，再将其串联即可形成一个加法金属器。组成异步计数器的触发器不是共用同一个时钟源,触发器的翻转不同时...
74LS7474的工作原理是怎样的?
一、74LS74 74为2个D触发器，1脚为第一个触发器的复位端低电平有效，2脚为D1，3脚为第一个触发器的时钟CP1,4脚为第一个触发器的置位端低电平有效，5脚为Q1，6脚为Q1\\，7脚接地GND。8脚为Q2\\，9脚为Q2，10脚为第二个触发器的置位端低电平有效，11脚为第二个触发器的时钟CP2,12脚为...
用两块74ls74芯片实现十进制计数器
74ls74是双D触发器，用D触发器组装十进制计数器，采用异步方式比较简单。计数时，当计数为1010时，产生一个复位信号，给D触发器复位，即可实现异步十进制加法计数器。逻辑图如下：
用74LS74双D触发器芯片设计一个异步四进制加法计数器
两个D触发器的R端和S端都接VCC，把74HC74改成74LS74即可。74LS74只有异步置位\/PRE1、\/PRE2和异步清零\/CLR1、\/CLR2。触发器的异步端一般是指异步清零端或异步置位端。与同步清零端或同步置位端相比，两者区别如下：同步清零或置位，电平有效后，时钟上升沿（或下降沿）时刻，清零或置位操作发生...
74ls74引脚图及功能详解
LS74是一个双D触发器，可以用来设计二位二进制加法计数器。二进制加法计数设计如下：原理：74LS74为双D触发器，即带有两个D触发器，令其各为一个计数器，再将其串联即可形成一个加法金属器。LS74是双D触发器。功能多，可作双稳态、寄存器、移位寄存器、振荡器、单稳态、分频计数器等功能。74LS74...
测试双d触发器74ls74逻辑功能怎么接线
74LS74为D触发器可直接使用实验台上数字电路实验区的D触发器，74LS138为地址译码器。译码输出端Y0～Y7在实验台上I\/O地址输出端引出，每个输出端包含8个地址，Y0：280H～287H，Y1：288H～28FH。当CPU执行I\/ O指令且地址在280H～2BFH范围内，译码器选中，必有一根译码线输出负脉冲。
D触发器及其应用实验报告
74LS74是双D触发器（上升沿触发的边沿D触发器），其管脚图如下：其功能表如下：构成二分频器：用一片74LS74即可构成二分频器。实验电路图如下：构成四分频器：需要用到两片74LS74。实验电路图如下：2、实现如图所示时序脉冲（用74LS74和74LS00各1片来实现）将欲实现功能列出真值表如下：通过观察...
