第1个回答 2011-11-20
我不知道你所说的ASP不好使是指什么？是下载不进还是有时能下载进去有时不能？FPGA的JTGA没有什么设置就可以下进去的，但是AS有三个引脚设置的，如果下载不进去，首先看AS那几个引脚电路是否正确，然后就是看设置是否正确。再就是看你是否生成了相应的AS下载文件。追问
是能下进去，但是功能实现不了，用的是友晶的DE0开发板，应该不涉及到引脚电路问题啊。还有就是我发现一个问题，quartus中我已经将未用到得引脚设置成三态了，用JTAG下载好用，但是用AS模式下载时，看见LED有微微的亮光，这种表现不是三态的情况啊！
追答你怎么知道下进去了，我知道你的是开发板电路没有问题，但是一般电路，像我们设计的电路板一般会把那三个引脚用拨码开关，用FPGA的JTAG时，无所谓了，但是用AS烧代码时，要有正确的设置才会对。我说的是设置输入三态，不是设置为三态，这两个是有区别的，
第2个回答 2011-11-20
去百度文库 里看看吧
用verilog写了一个FPGA的串口接收程序,怎么用JTAG好用,ASP下载就不好 ...
我不知道你所说的ASP不好使是指什么？是下载不进还是有时能下载进去有时不能？FPGA的JTGA没有什么设置就可以下进去的，但是AS有三个引脚设置的，如果下载不进去，首先看AS那几个引脚电路是否正确，然后就是看设置是否正确。再就是看你是否生成了相应的AS下载文件。
ALTERA FPGA里面的程序怎么给拷贝到电脑上。
用QuartusII建立一个假的工程，比如.bgf工程，然后在工程里面简单地放一个port即可，然后点击“编程”，然后另存为，就把fpga内部的烧写逻辑读取了。但是，是bin文件。根本不知道具体逻辑实现，不过可以用来抄机。
1.FPGA中NOIS和IP有关系吗?
储存器,TIMER等）。二者概念上不冲突。3、IP核是一个大的概念，你可以自定义IP核，也可以使用现成的IP核。宏模块是ALTERA提供的免费的IP核，当然也有收费的。。。4、网上下载的8051，是纯verilog写的，这个51核是直接使用的。当然要使用的话，要自己在其他 环境中写好汇编程序，才能加载程序。如果该...
相似回答
大家正在搜
