在protel中pcb.drc检测时出现processing rule:clearance constraint (gap=0.01),(on zhe board) 怎么回事？
violation between polygon track (1899.92mm,1205.484),(1899.92mm,1302.004mm)keepoutlayer and track (1899.92mm,1227.836mm)(1908.048mm,1219.708mm),toplayer
怎么改呀？有步棸吗？
...rule:clearance constraint (gap=0.01),(on zhe board) 怎么回事...
覆铜不合规则
求protel PCB错误分析
第一个错误是线宽限制，Clearance Constraint，这个不重要，可以忽略。但是第二个，短路Short-Circuit Constraint ，一共8个，就是PCB图中的绿色部分了，找一下，改正。
protel 报错Clearance Constraint (Gap=10mil) (All),(All)怎么办?
引脚安全间距问题，没有绿的那些应该是因为上面没有连接网络线。设置规则的时候选择这个芯片，并且选择PAD ,然后另一栏里面就选ALL即可，然后将间距设小，这样就可以了。
在PROTEL 99 SE中自动步线以后,进行DRC检查出现如下错误是什么原因:Rul...
你可以到设计规则里改~也可以在板子上把你的孔改成设计规则范围内的Processing Rule : Clearance Constraint (Gap=10mil) (On the board ),(On the board )Violation between Pad R22-2(43860mil,49960mil) MultiLayer and Track (41380mil,50000mil)(45620mil,50000mil) KeepOutLayer Rule Viola...
...DRC Primitive:Arc ,Top layer rule:clearance contraint
如图示，将安全间距改小即可。
PCB布线完成后进行DRC检查,大虾们帮看看有问题没有啊
同意楼上所说，但是貌似Processing Rule : Hole Size Constraint (Min=0.0254mm) (Max=2.54mm) (On the board )最小0.0254的孔径，假如不是精密板子的话，孔径太小，做的板子很贵，一般的电路板厂做不来 应该在0.1以上吧，最好是0.2以上了。
protel 99 DRC检测报有个错误,经反复检查也找不原因:跪求高手指点!
检查你的焊盘设置。一般运行DRC后该错误位置会被高亮显示（或者是绿色），双击这个出现问题的焊盘，将Plated勾选确定就OK了。如果焊盘没有勾选Plated的话，在制版时焊盘的通孔是不会被电镀的，这样电气属性就断了，所以软件会告诉你Broken-Net
protel对画的PCB图进行DRC校验。发现了总共200多个错误,请问怎么修改...
还有就是你那上面的过孔焊盘设置小点就行了，对电路没什么大的影响的，而你的下面一排焊盘估计是在封装和你设置的安全间距不一样出现错误的，这个对电路也没有什么影响的，直接消除错误就可以了，还有焊盘和线的网络标号是相同的，但是提示的是短路错误，我估计是你的元器件中的网络标号的层有错误造成...
PROTEL 99 SE中,进行DRC检查出现如下错误是什么原因:
意思是"REVCC"与"GND1"这两个网络的线没连完全，你可以通过按“L”键，将所有的层设为不可见，仅飞线可见（如下图所示），很容易就能看出未连接的飞线。
Protel DXP自动布线时报错 Error : Pad U12-10 Appears to be unr...
这个错误提示是Clearance（间距，间隔）超出Rule限制，你把Clearance规则改小，就可以进行自动布线等工作了。但是我认为间距规则的设置一般要尽量宽些。尤其是有些特殊的信号线，可能要间距更大些 有些电源线，一般电流较大，走线宽度应该大些
