80C51各引脚的具体功能？

Answer 1

80C51的引脚定义及功能

1．主电源引脚VCC(40)和VSS  

VCC：电源端。工作电源和编程校验（+5V）。

VSS：接地端。  

2．时钟振荡电路引脚XTAL1和XTAL2

XTAL1和XTAL2分别用作晶体振荡器电路的反相器输入和输出端。在使用内部振荡电路时，这两个端子用来外接石英晶体，振荡频率为晶振频率，振荡信号送至内部时钟电路产生时钟脉冲信号。若采用外部振荡电路，则XTAL2用于输入外部振荡脉冲，该信号直接送至内部时钟电路，而XTAL1必须接地。  

3．控制信号引脚RST/VPD(9)、ALE/PROG(30)、PSEN(29)和EA/VPP(31)    

RST/VPD：为复位信号输入端。当RST端保持2个机器周期（24个时钟周期）以上的高电平时，使单片机完成了复位操作。第二功能VPD为内部RAM的备用电源输入端。主电源一旦发生断电，降到一定低电压值时，可通过VPD为单片机内部RAM提供电源，以保护片内RAM中的信息不丢失，使上电后能继续正常运行。      ALE/PROG：ALE为地址锁存允许信号。在访问外部存储器时，ALE用来锁存P0扩展地址低8位的地址信号；在不访问外部存储器时，ALE也以时钟振荡频率的1/6的固定速率输出，因而它又可用作外部定时或其它需要。但是，在遇到访问外部数据存储器时，会丢失一个ALE脉冲。ALE能驱动8个LSTTL门输入。第2功能  PROG是内部ROM编程时的编程脉冲输入端。      

PSEN：外部程序存储器ROM的读选通信号。当访问外部ROM时，PSEN产生负脉冲作为外部ROM的选通信号；而在访问外部数据RAM或片内ROM时，不会产生有效的PSEN信号。PSEN可驱动8个LSTTL门输入端。      

EA/VPP：访问外部程序存储器控制信号。对80C51而言，它们的片内有4KB的程序存储器，当EA为高电平时，CPU访问片内程序存储器有两种情况：第1种是，访问地址空间在0~4KB范围内，CPU访问片内程序存储器；第2种是，访问的地址超出4KB时，CPU将自动执行外部程序存储器的程序，即访问外部ROM。当EA接地时，只能访问外部ROM。第2种功能VPP为编程电源输入。  

4．4个8位I/O端口P0、P1、P2和P3  

P0口（P0。0~P0。7）(39---32)是一个8位漏极开路型的双向I/O口。第2功能是在访问外部存储器时，分别提供低8位地址线和8位双向数据总线。在对片内ROM进行编程和校验时，P0口用于数据的输入和输出。

P1口（P1。0~P1。7）(1--8)：是一个内部带提升电阻的准双向I/O口。在对片内ROM编程校验时，P1口用于接收低8位地址信号。

P2口（P2。0~P2。7）(21--28)：是一个内部带提升电阻的8位准双向I/O口。第2功能是在访问外部存储器时，输出高8位地址信号。在对片内ROM进行编程和校验时，P2口用作接收高8位地址和控制信号。

P3口（P3。0~P3。7）：是一个内部带提升电阻的8位准双向I/O口。在系统中，这8个引脚都有各自的第2功能。

Answer 2

一、AT89S51单片机简介

AT89S51 为 ATMEL 所生产的可电气烧录清洗的 8051 相容单芯片，其内部程序代码容量为4KB

（一）、AT89S51主要功能列举如下：

1、为一般控制应用的 8 位单芯片

2、晶片内部具时钟振荡器（传统最高工作频率可至 12MHz）

3、内部程式存储器（ROM）为 4KB

4、内部数据存储器（RAM）为 128B

5、外部程序存储器可扩充至 64KB

6、外部数据存储器可扩充至 64KB

7、32 条双向输入输出线，且每条均可以单独做 I/O 的控制

8、5 个中断向量源

9、2 组独立的 16 位定时器

10、1 个全多工串行通信端口

11、8751 及 8752 单芯片具有数据保密的功能

12、单芯片提供位逻辑运算指令

（二）、AT89S51各引脚功能介绍：

VCC：

AT89S51 电源正端输入，接+5V。

VSS：

电源地端。

XTAL1：

单芯片系统时钟的反相放大器输入端。

XTAL2：

系统时钟的反相放大器输出端，一般在设计上只要在 XTAL1 和 XTAL2 上接上一只石英振荡晶体系统就可以动作了，此外可以在两引脚与地之间加入一 20PF 的小电容，可以使系统更稳定，避免噪声干扰而死机。

RESET：

AT89S51的重置引脚，高电平动作，当要对晶片重置时，只要对此引脚电平提升至高电平并保持两个机器周期以上的时间，AT89S51便能完成系统重置的各项动作，使得内部特殊功能寄存器之内容均被设成已知状态，并且至地址0000H处开始读入程序代码而执行程序。

EA/Vpp：

"EA"为英文"External Access"的缩写，表示存取外部程序代码之意，低电平动作，也就是说当此引脚接低电平后，系统会取用外部的程序代码（存于外部EPROM中）来执行程序。因此在8031及8032中，EA引脚必须接低电平，因为其内部无程序存储器空间。如果是使用 8751 内部程序空间时，此引脚要接成高电平。此外，在将程序代码烧录至8751内部EPROM时，可以利用此引脚来输入21V的烧录高压（Vpp）。

ALE/PROG：

ALE是英文"Address Latch Enable"的缩写，表示地址锁存器启用信号。AT89S51可以利用这支引脚来触发外部的8位锁存器（如74LS373），将端口0的地址总线（A0～A7）锁进锁存器中，因为AT89S51是以多工的方式送出地址及数据。平时在程序执行时ALE引脚的输出频率约是系统工作频率的1/6，因此可以用来驱动其他周边晶片的时基输入。此外在烧录8751程序代码时，此引脚会被当成程序规划的特殊功能来使用。

PSEN：

此为"Program Store Enable"的缩写，其意为程序储存启用，当8051被设成为读取外部程序代码工作模式时（EA=0），会送出此信号以便取得程序代码，通常这支脚是接到EPROM的OE脚。AT89S51可以利用PSEN及RD引脚分别启用存在外部的RAM与EPROM，使得数据存储器与程序存储器可以合并在一起而共用64K的定址范围。

PORT0（P0.0～P0.7）：

端口0是一个8位宽的开路汲极（Open Drain）双向输出入端口，共有8个位，P0.0表示位0，P0.1表示位1，依此类推。其他三个I/O端口（P1、P2、P3）则不具有此电路组态，而是内部有一提升电路，P0在当做I/O用时可以推动8个LS的TTL负载。如果当EA引脚为低电平时（即取用外部程序代码或数据存储器），P0就以多工方式提供地址总线（A0～A7）及数据总线（D0～D7）。设计者必须外加一锁存器将端口0送出的地址栓锁住成为A0～A7，再配合端口2所送出的A8～A15合成一完整的16位地址总线，而定址到64K的外部存储器空间。

PORT2（P2.0～P2.7）：

端口2是具有内部提升电路的双向I/O端口，每一个引脚可以推动4个LS的TTL负载，若将端口2的输出设为高电平时，此端口便能当成输入端口来使用。P2除了当做一般I/O端口使用外，若是在AT89S51扩充外接程序存储器或数据存储器时，也提供地址总线的高字节A8～A15，这个时候P2便不能当做I/O来使用了。

PORT1（P1.0～P1.7）：

端口1也是具有内部提升电路的双向I/O端口，其输出缓冲器可以推动4个LS TTL负载，同样地若将端口1的输出设为高电平，便是由此端口来输入数据。如果是使用8052或是8032的话，P1.0又当做定时器2的外部脉冲输入脚，而P1.1可以有T2EX功能，可以做外部中断输入的触发脚位。

PORT3（P3.0～P3.7）：

端口3也具有内部提升电路的双向I/O端口，其输出缓冲器可以推动4个TTL负载，同时还多工具有其他的额外特殊功能，包括串行通信、外部中断控制、计时计数控制及外部数据存储器内容的读取或写入控制等功能。

其引脚分配如下：

P3.0：RXD，串行通信输入。

P3.1：TXD，串行通信输出。

P3.2：INT0，外部中断0输入。

P3.3：INT1，外部中断1输入。

P3.4：T0，计时计数器0输入。

P3.5：T1，计时计数器1输入。

P3.6：WR：外部数据存储器的写入信号。

P3.7：RD，外部数据存储器的读取信号。

Answer 3

1电源引脚
(1)Vcc (40脚）：电源端，接十5V电源。
(2） Vss（20脚）：接地端。
2）时钟引脚
(1）XTAL 1（19 脚）：晶体振荡器接人的一个引脚。采用外部时钟电路时，此引脚应接地。
(2） XTAL2(18 脚）：晶体振荡器接人的另一个引脚。使用外部时钟时，此引脚应接外部时钟的输人端。
3控制引脚
(1)RST/VPD(9 脚）：复位信号输人引脚/备用电源输人引脚。当 RST 引脚保持两个机器周期的高电平后,就可以使 80C51 完成复位操作。该引脚的第二功能是 V PD, 即备用电源的输入端，具有掉电保护功能。若在该引脚接十5V 备用电源，在使用中若主电源 Vcc掉电,可保护片内 RAM 中的信息不丢失。
（2 ）ALE/PROG(30 脚)：地址锁存允许信号输出引脚。在系统扩展时，ALE用于控制把 P0口输出的低 8位地址锁存起来，以实现低位地址和数据的隔离。此外，由于 ALE 是以晶振fosc/6的固定频率输出的正脉冲（fosc 代表振荡器的频率），因此可作为外部时钟或外部定时脉冲使用。
该引脚的第二功能PROG是对 8751 内部4KB EPROM编程写人时，作为编程脉冲的输入端。
(3)EA/Vpp(31 脚)：外部程序存储器地址允许输人信号引1脚/编程电压输人信号引脚。当EA接高电平时,CPU 执行片内 ROM 指今，当PC值超过 OPFFH时，将自动转去执行片外 ROM 指令；当EA按低电平时，CPU 只执行片外 ROM 指令。
该引脚的第二功能 Vpp是对 8751 片内 EPROM 编程写入时，作为 21V 编程电 压的输人端。
(4）PSEN(29 脚）：片外ROM 读选通信号。在读片外 ROM 时，PSEN为低电平(有效）,以实现对片外ROM 的读操作。
并行l/0引脚
(1 P0.0~P0. 7（39～32 脚）：一般8位双向 l/0口引脚或数据/地址总线低 8位复用引脚。P0口既可作数据/地址总线使用，又可作一般的l/0 口使用。当 CPU 访问片外存储器时，PO 口分时先作低8位地址总线,后作双向数据总线，此时,PO 口就不能再作一般 I/0口使用。
(2） P1.0~P1.7(1～8脚）：P1 口作为一般的8位准双向I/0口使用。
(3） P2.0~P2.7(21～28 脚）：一般8 位准双向l/0口引脚或高8位地址总线引脚。
p2口既可作为一般的 l/0 口使用，也可作为片外存储器的高8位地址总线，与P0口配合，
组成 16 位片外存储器单元地址，可访问216=64KB的存储空间。
(4）P3.0~P3.7（10~17 脚）：一般8位准双向l/0口引脚或第二功能引脚。P3口除了作为一般的l/0 口使用之外，每个引脚还具有第二功能，P3口的8个引脚都定义有第二功能