简单的逻辑门电路 判断各门电路输出是什么状态(高电平,低电平还是高阻态)。已知这些都是74型TTL电路

请给出答案 U ih 高 U il低
有几个疑问:
1 接电阻的输入端是高电平还是低电平?这和电阻大小有关吗?
2 第一幅图,有四种状态,第三根线是什么状态?高or低
3 在Y3中,是OC门,两个OC门出来之后,应该如何判断

1、高电平,有关。

2、低电平。

3、输入端接电源,悬空或高阻(10k以上)相当于接高电平,接地为低电平,通过低阻接入电平信号则认为输入信号与接入电平相同。则为OC门。

图中的第一个输入为高电平,电路为与非门,则输出端电平为低电平;

第二图输入为低电平,在输入端串联了高阻值电阻,则输出端为高阻状态;

第三图输入为高电平,电路为与非门,则输出端电平为低电平。

扩展资料:

模拟电路相比,它主要进行数字信号的处理(即信号以0与1两个状态表示),因此抗干扰能力较强。数字集成电路有各种门电路、触发器以及由它们构成的各种组合逻辑电路和时序逻辑电路。

一个数字系统一般由控制部件和运算部件组成,在时脉的驱动下,控制部件控制运算部件完成所要执行的动作。通过模拟数字转换器、数字模拟转换器,数字电路可以和模拟电路互相连接。

简单的逻辑门可由晶体管组成。这些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。

高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0,从而实现逻辑运算。常见的逻辑门包括“与”闸,“或”闸,“非”闸,“异或”闸(也称:互斥或)等等。

逻辑门是组成数字系统的基本结构,通常组合使用实现更为复杂的逻辑运算。一些厂商通过逻辑门的组合生产一些实用、小型、集成的产品,例如可编程逻辑器件等。

参考资料来源:百度百科-逻辑门电路

温馨提示:内容为网友见解,仅供参考
无其他回答

简单的逻辑门电路 判断各门电路输出是什么状态(高电平,低电平还是高...
第一幅图为与非门,第一个输入端接高电平,第二个输入接电阻接地,即低电平,所以输出为高电平;第二幅图为或非门,第一个输入端为高电平,此时无论第二个输入端是高电平还是低电平,输出都为低电平;第三幅图两个与门后经过一个或非门,由于第一个与门输出结果为1,所以经过或非门后,输出结果...

简单的逻辑门电路 判断各门电路输出是什么状态(高电平,低电平还是高...
第一幅图为与非门,第一个输入端接高电平,第二个输入接电阻接地,即低电平,所以输出为高电平;第二幅图为或非门,第一个输入端为高电平,此时无论第二个输入端是高电平还是低电平,输出都为低电平;第三幅图两个与门后经过一个或非门,由于第一个与门输出结果为1,所以经过或非门后,输出结果...

简单的逻辑门电路 判断各门电路输出是什么状态(高电平,低电平还是高...
1、高电平,有关。2、低电平。3、输入端接电源,悬空或高阻(10k以上)相当于接高电平,接地为低电平,通过低阻接入电平信号则认为输入信号与接入电平相同。则为OC门。图中的第一个输入为高电平,电路为与非门,则输出端电平为低电平;第二图输入为低电平,在输入端串联了高阻值电阻,则输出端为高阻...

简单的逻辑门电路 判断各门电路输出是什么状态(高电平,低电平还是高...
1 两个输入的是U cc和U ih(高电平)第三根线在电路中起输入高电平作用,输出的结果是低电平;2 输入的是U ih(高电平)另一根输入线接电阻相当于输入低电平,输出结果是高电平。

简单的逻辑门电路 判断各门电路输出是什么状态(高电平,低电平还是高...
是三态门,en是使能端,en=0时,电路正常工作,en=1时为高组态

简单的逻辑门电路 判断各门电路输出是什么状态(高电平,低电平还是高...
Y7低电平(Ucc高电平,U1l低电平,异或后得高电平,再取非后为低电平)Y8低电平(Vcc高电平&U1l低电平=低电平,悬空高电平&悬空高电平=高电平,再或非得低电平)

简单的逻辑门电路判断各门电路输出是什么状态(高电平
简单的逻辑门电路判断各门电路输出是什么状态(高电平 第一幅图为与非门,第一个输入端接高电平,第二个输入接电阻接地,即低电平,所以输出为高电平;第二幅图为或非门,第一个输入端为高电平,此时无论第二个输入端是高电平还是低电平,输出都为低电平;第三幅图两个与门后经过一个或非门,由于...

说明下图中各门电路的输出是什么状态(高电平、低电平或高阻态)。已知...
1. 门系列中,输入端接电源、悬空、接高阻 都可以算作接高电平,输入端接地则算作接低电平,输入端通过低阻接入电平信号可以认为与接入电平信号相同。对于74系列芯片,10K以上一般都算作高阻,1K以下一般可以算低阻。(注意:如果是CMOS芯片10K可以不算高阻,要视情况。)2. 理解了上述说法,再按一般...

逻辑门电路判断各门电路输出是什么状态(高电平,低
逻辑集成电路的输入端接下拉电阻,是为了使该端处于低电平。根据TTL逻辑集成电路的内部结构,由于输入端有一定的、向外留出的输入电流,该电流会在下拉电阻上产生压降,使得该输入端的电压>0V,若下拉电阻阻值较大将使输入端电压超过低电平的最高电压限值,这样输入端电平处于过渡区甚至高电平区,导致...

判断各门电路输出是什么状态(高电平,低电平还是高
与非门,只要有一个输入是低,就输出高。所有输入全高,输出才是低。或非门,只要有一个输入是高,就输出高。所有输入全低,输出才是低。反相器,输入低,输出高。输入高输出低。

相似回答