模块实例化 verilog？？？新手求助
我要设计一个状态机，在这个状态机中，有好几个状态要用到同一个功能，例如并转串。
不用task，能另外定义一个模块，然后实例化吗？
模块实例化是不是不能在always块内？该如何在状态机中调用这个功能，和这个模块联系起来，能不能给一个控制信号，启动这个实例化的模块？
不是说如果要综合的话，最好不用task吗
追答综合最好别用函数和任务，仿真用还可以，实例化不一定放在always中，放在module中即可，注意两个模块的端口匹配
本回答被提问者采纳新手求助,verilog hdl要设计一个带异步清零和异步预置的8 位二进制...
新手求助,verilog hdl要设计一个带异步清零和异步预置的8 位二进制加法计数器,麻烦看看代码哪儿错了。。 10 想了半天了,编译错误里面总是提示 Error (10170): Verilog HDL syntax error at Verilog1.v(11) near text ? Error (10170): Verilog HDL syntax error at Verilog1.v(11) near text "?; expec...
本人新手,在学习verilog中有个疑问能不能在设计输入变量时已数组的形式...
输入变量与存储器变量都是a.verilog中没有数组的。reg [7:0] a [7:0];这就代表8位宽深度为8的存储器。赋值时只能一个字节一个字节的写入。 应该为input [7:0] a;reg [7:0] a;或input [7:0] a;reg [7:0] a1 [7:0]; 本回答由提问者推荐 举报| 答案纠错 | 评论 1 0 mjalbert 采纳率:2...
Error (10228): Verilog HDL error at top.v(1): module "top" cann...
2014-12-09 Verilog:Error (10232): 一个很简单的v... 2014-05-26 Error (10278): Verilog HDL Por... 5 2014-05-29 新手求助,关于verilog 2015-10-19 quartusii问题Error(10228) 2013-12-13 FPGA编译错误 1 2011-12-14 Error (10663): Verilog HDL Por... 15 更多类似问题 > 正在求助 ...
verilog 如何循环比较数据大小?
2012-10-26 Verilog(Quartus)和ModelSim 21 2009-04-28 Verilog HDL中实现简单的并串转换 114 2011-05-22 verilog for循环中模块实例化的问题 5 更多关于verilog的知识 > 正在求助 换一换 回答问题,赢新手礼包 苦等59分钟: 求助,在电脑上怎么打出西语的重音 回答 苦等1小时: 父母养育孩子真的是一种...
verilog 定义寄存器类型的变量时,reg[3:0] a与reg[4:1] a有什么不同...
2012-11-09 Verilog在定义reg变量时可以初始化赋值么,比如reg... 17 2010-04-01 关于verilog的问题 2 2014-12-22 阅读下面Verilog代码段,回答问题 2 2014-11-25 verilog中的 rled[0]:rled[3:1]是什么... 2 2011-12-01 verilog新手求助,谢谢 1 2014-05-24 verilog中reg[2:-3] q是什么...
