FPGA设计中的仿真有：
1、RTL级行为仿真（又称作为功能仿真、前仿真）；
2、综合后门级仿真；
3、时序仿真（又称为后仿真）。
第一个仿真可以用来检查代码中的错误以及代码行为的正确性，其中不包括信息。如果没有实例化一些与器件相关的特殊底层元件的话，这个阶段的仿真也可以做到与器件无关。
第二个仿真绝大多数的综合工具除了可以输出一个标准网表文件以外，还可以输出Verilog或者VHDL网表，其中标准网表文件是用来在各个工具之间传递设计数据的，并不能用来做仿真使用。
输出的Verilog或者VHDL网表可以用来仿真，综合工具给出的仿真网表已经是与生产厂家的器件的底层元件模型对应起来了，为了进行综合后仿真必须在仿真过程中加入厂家的器件库，对仿真器进行一些必要的配置，不然仿真器并不认识其中的底层元件，无法进行仿真。
第三个仿真在设计布局布线完成以后可以提供一个时序仿真模型，这种模型中也包括了器件的一些信息，同时还会提供一个SDF时序标注文件。
扩展资料
FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输入输出模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。
现场可编程门阵列是可编程器件，与传统逻辑电路和门阵列相比，FPGA具有不同的结构。FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O。
由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。
参考资料：
在大部分设计中执行的第一个仿真将是RTL行为级仿真。这个阶段的仿真可以用来检查代码中的错误以及代码行为的正确性，其中不包括信息。如果没有实例化一些与器件相关的特殊底层元件的话，这个阶段的仿真也可以做到与器件无关。因此在设计的初期阶段不使用特殊底层元件既可以提高代码的可读性、可维护性，也可以提高仿真效率，且容易被重用。
二、综合后门级仿真
一般在设计流程中的第二个仿真是综合后门级功能仿真。绝大多数的综合工具除了可以输出一个标准网表文件以外，还可以输出Verilog或者VHDL网表，其中标准网表文件是用来在各个工具之间传递设计数据的，并不能用来做仿真使用，而输出的Verilog或者VHDL网表可以用来仿真，之所以叫门级仿真是因为综合工具给出的仿真网表已经是与生产厂家的器件的底层元件模型对应起来了，所以为了进行综合后仿真必须在仿真过程中加入厂家的器件库，对仿真器进行一些必要的配置，不然仿真器并不认识其中的底层元件，无法进行仿真。Xilinx公司的集成开发环境ISE中并不支持综合后仿真，而是使用映射前门级仿真代替，对于Xilinx开发环境来说，这两个仿真之间差异很小。
三、时序仿真（又称为后仿真）
在设计流程中的最后一个仿真是时序仿真。在设计布局布线完成以后可以提供一个时序仿真模型，这种模型中也包括了器件的一些信息，同时还会提供一个SDF时序标注文件（Standard Delay format Timing Anotation）。SDF时序标注最初使用在Verilog语言的设计中，现在VHDL语言的设计中也引用了这个概念。对于一般的设计者来说并不需知道SDF文件的详细细节，因为这个文件一般由器件厂家提供给设计者，xilinx公司使用SDF作为时序标注文件扩展名，Altera公司使用SDO作为时序标注文件的扩展名。在SDF时序标注文件中对每一个底层逻辑门提供了3种不同的延时值，分别是典型延时值、最小延时值和最大延时值，在对SDF标注文件进行实例化说明时必须指定使用了那一种延时。虽然在设计的最初阶段就已经定义了设计的功能，但是只有当设计布局布线到一个器件中后，才会得到精确的延时信息，在这个阶段才可以模拟到比较接近实际电路的行为。
工作原理：
FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输入输出模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。 现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构。FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。
功能仿真和时序仿真。
也可以叫 RTL级仿真 和 Gate-level仿真
也可以叫 功能仿真（RTL)、综合后仿真（post-synthesis）和布局布线仿真(Gate-level)。
其实，就看你从哪里划分了。 很多资料中更多的是看到 前仿真和后仿真。
前仿： 针对RTL代码的功能和性能仿真和验证。
后仿：
1. pre-layout，这种是综合后仿真，主要是仿综合后的逻辑功能是否正确，综合时序约束是不是都正确。
2. post-layout，这种是布局布线后仿真，因为加入了线延迟信息，所以这一步的仿真和真正芯片的行为最接近，也是用于仿真芯片时序约束是否添加正确，布局布线后是否还满足时序。本回答被提问者和网友采纳
ModelSim
sigaltap(altera)
FPGA设计中的仿真有哪三种
FPGA设计中的仿真有：1、RTL级行为仿真（又称作为功能仿真、前仿真）；2、综合后门级仿真；3、时序仿真（又称为后仿真）。第一个仿真可以用来检查代码中的错误以及代码行为的正确性，其中不包括信息。如果没有实例化一些与器件相关的特殊底层元件的话，这个阶段的仿真也可以做到与器件无关。第二个仿真...
FPGA仿真
功能仿真 ( 前仿真 )功能仿真是指在一个设计中， 在设计实现前对所创建的逻辑进行的验证其功能是否正确的过程。 布局布线以前的仿真都称作功能仿真， 它包括综合前仿真（ Pre-Synthesis Simulation ）和综合后仿真（ Post-Synthesis Simulation ）。 综合前仿真主要针对基于原理框图的设计 ; 综合后仿真既...
fpga 时序仿真和功能仿真的区别
前仿真是功能仿真，不带时延的仿真。 后仿真是带时延的仿真。 一般做FPGA设计，只要进行前仿真即可，后仿真要做的事情，由写给FPGA的时序约束文件来保证。 后仿真一般芯片设计的时候用的多些。
FPGA 开发专题 | 初识 FPGA 开发流程和仿真工具
一、FPGA 开发流程 FPGA 开发流程主要包括七个部分：Verilog\/VHDL 代码编写、RTL 级仿真、逻辑综合优化、综合后仿真、实现与布局布线、时序仿真、板级仿真与验证。Verilog\/VHDL 代码是整个设计中占比最大的部分，通过 RTL 级仿真验证功能模块逻辑，逻辑综合优化将高级硬件描述转化为底层实现，综合后仿真考虑...
fpga设计中需要考虑哪些性能指标
一、RTL级行为仿真（又称作为功能仿真、前仿真）在大部分设计中执行的第一个仿真将是RTL行为级仿真。这个阶段的仿真可以用来检查代码中的错误以及代码行为的正确性，其中不包括信息。如果没有实例化一些与器件相关的特殊底层元件的话，这个阶段
fpga的前仿真与后仿真的分界是什么?
前仿真是指功能原理仿真，验证算法设计的对与否；后仿真则是在前仿真的基础上，对具体FPGA的实现进行虚拟，会对资源的使用情况，整个设计的时序进行详细的测定。当然还有很多细致的东西不能简单的表达清楚。一个良好的设计习惯，最好是两个仿真都做到充分，再将所设计的程序载入FPGA中运行。
仿真指令中的设置项目包括哪三种
包括以下三种：1、RTL级行为仿真：在综合和实现前便可验证设计，用来检查代码语法和验证代码像设计者想要的功能一样工作，早期的行为级仿真可以尽早发现问题。2、综合后仿真：使用综合网表仿真，验证综合后设计满足功能需求。该阶段仿真不太常用，可以用时序仿真（timingsimulation）来估计时间；功能仿真（...
FPGA系统性学习笔记连载_Day6 FPGA三种建模方式区别及Verilog语法基础篇...
一、FPGA的3种建模方式 A、数据流建模（assign）数据流建模类似于信号从输入流向输出，不存储中间过程。使用连续赋值语句(assign)描述组合逻辑电路，便于模拟。1.1、使用连续赋值语句(assign)描述电路逻辑 1.2、连续驱动，赋值随时计算 1.3、线网型变量可被赋值 1.4、线网型变量不存储值，只...
想学习FPGA 使用什么仿真软件?modelsim还是qurtus
modelsim是很不错的第三方软件，推荐学习。但是，首先要学一下各公司自带的软件，如果是xilinx的就用ISE仿真，如果是altera的就用quartus。现在好多人都是用modelsim的。
verilog开发,功能级仿真,综合后仿真,时序仿真有什么区别?
xst,quatus（针对FPGA，如果是IC，会用dc等别的），如果你用quatus去跑跑仿真，就会比较清晰的看到延迟信息已经加入进来了 3。时序仿真是在IC上的了，各种timing问题了。FPGA就直接上板了，做那么多仿真毛用，直接上板，各种timing问题等着去解吧。4。Modesim一般只用来功能仿真，它不能综合。
