vhdl数字钟的 CLOCK引脚是啥意思
如题，程序中的CLOCK引脚应该接PIN多少？
QUARTUS II的环境，芯片为EP1C12Q240C8。程序见http://www.hbzxr.com/html/36/2027736-1198440.html。现在在做分配引脚，谁能帮我分配下饿，我追满分。
如果没有，自己分配时，要看你的板子上的引脚都怎么与FPGA芯片链接的，然后查pin planner 图，找到正确的pin，比如7 seg LED 一般会连到FPGA的某几个pin上，至于clk signal，FPGA内部有专门的PLL clock source，你把你的clk信号名assign给clock source pin 即可。
如果你用是MaxPlus2的话在Floorplan Editor 界面 的管脚上就直接有提示，Global CLK，你就可以把管脚绑上了。
vhdl数字钟的 CLOCK引脚是啥意思
分配引脚？你要是有开发板的话，都应该有pin assignment file吧，有的话，直接载入，然后把VHDL里的signal 名字改成你需要的信号名（pin assignment file里的）如果没有，自己分配时，要看你的板子上的引脚都怎么与FPGA芯片链接的，然后查pin planner 图，找到正确的pin，比如7 seg LED 一般会连到FPG...
vhdl 数字钟
我的 vhdl 数字钟 时分秒的数字钟... 时分秒的数字钟 展开 我来答 1个回答 #热议# 《请回答2021》瓜分百万奖金 匿名用户 2009-10-24 展开全部 use ieee.std_logic_1164.all;--顶层实体,用的是20Mhz的时钟use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity clock_shu is port...
基于VHDL语言的多功能数字钟设计
其中主体电路完成数字钟的基本功能,扩展电路完成数字钟的扩展功能。论文安排如下: 1、绪论 阐述研究电子钟所具有的现实意义。 2、设计内容及设计方案 论述电子钟的具体设计方案及设计要求。 3、单元电路设计、原理及器件选择 说明电子钟的设计原理以及器件的选择,主要从石英晶体振荡器、分频器、计数器、显示器和校时电...
vhdl数字钟的代码
a.秒计数器设计（xsecond）LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;entity xsecond is port (clk:in std_logic;clkset:in std_logic;setmin:in std_logic;reset:in std_logic;secout:out std_logic_vector(6 downto 0);...
VHDL电子时钟设计
所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。本设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计)实现数字钟的设计、下载和调试。一、 功能说明已完成功能1. 完成秒\/...
求助~vhdl 数字钟闹钟时间延长到2分钟,用led灯显示。
这个简单，有个使能信号，闹钟开始为1，计数两分钟，然后使能信号为0。把这个使能信号的值赋给led的引脚
EDA课程中,综合是什么意思
回答：EDA课程设计 资料类别 课程(专业) EDA 适用年级 大学文件格式word+DLS文件大小 1725K 预览文件 无(只能预览文件中的部分内容)下载次数 0内容简介:EDA课程设计 基于VHDL的多功能数字钟的设计,共11页,6086字,附源程序。 摘要:介绍了利用VHDL硬件描述语言设计的多功能数字钟的思路和技巧。在MAX...
EDA课程中,综合是什么意思
在eda中 综合是将多个模块化设计文件合并为一个网表文件，并使层次设计平面化即展平。
digital lcd display什么意思
achieve the VHDL. Using eight digital tube display!这是一个数字钟的VHDL实现. 采用八段数码管显示!来自互联网 3. Electronic circuit design and simulation tool eda, used to simulate the work and display digital clock.电子电路设计与仿真工具eda, 用来模拟数码时钟的工作和显示.来自互联网 ...
基于VHDL语言的自动打铃数字钟设计
钟表的数字化给人们生产生活带来了极大的方便,而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备,甚至各种定时电气的自动启用等,所有这些,都是以钟表数字化为基础的。因此,研究数字钟及扩大其应用,有着非常现实的意义。 (二...
