00000；00110；01010；01101；10010；10101；11001；11111；
故有Si和Ci的表达式分别为：
Si＝A’B’C＋A’BC’＋AB’C’＋ABC
Ci＝A’BC＋AB’C＋ABC’＋ABC
故74138的连接图为：
下面的地址输入端：A2、A1、A0分别接全加器的三个输入信号：Ai、Bi、Ci－1；
下面的使能信号端：S1接高电平＂1＂，S2、S3接低电平＂0＂；
上面的信号输出端：
Y1、Y2、Y4、Y7接至一个四输入与非门的四个输入端，此与非门的输出端为全加器输出信号Si端；
Y3、Y5、Y6、Y7接至一个四输入与非门的四个输入端，此与非门的输出端为全加器输出信号Ci端。追问
请问下哈,那个图怎么画,上课没有怎么听的
我上面的回答不是写得很清楚吗？照着我写的连上每一个端子就0k了。
追问好的，我知道了，非常感谢你的回答。
用一篇3线~8先译码器74LS138和基本逻辑电路构成一位全加器电路,画出...
Ci＝A’BC＋AB’C＋ABC’＋ABC 故74138的连接图为：下面的地址输入端：A2、A1、A0分别接全加器的三个输入信号：Ai、Bi、Ci－1；下面的使能信号端：S1接高电平＂1＂，S2、S3接低电平＂0＂；上面的信号输出端：Y1、Y2、Y4、Y7接至一个四输入与非门的四个输入端，此与非门的输出端为全加器...
用3\/8译码器74LS138和门电路构成全加器,怎么用逻辑表达式求解?_百度知...
首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。全加器有3个输入端：a,b,ci；有2个输出端：s,co.与3-8译码器比较，3-8译码器有3个数据输入端：A,B,C；3个使能端；8个输出端，OUT(0-7)。这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端，即3-8译码器的...
计算机电路基础的题目,急求!!!回答得好追加悬赏分数!!
回答：一个电灯,要求在四个不同的地方都可以独立控制它的亮灭。设计并完成一个电路以满足上述要求输入是四位二进制正整数,输出是能被5整除时为1,否则为0.设计并完成一个电路满足上述要求。只想说如果用C语言简单多了,数电学的不好,忘记的差不多了设计一个全加器电路,用3线-8线译码器74LS138来实现...
试用一片输出低平有效的3线——8线译码器74LS138设计一个全加器电路
H为加法结果高位L为低位 这样用一个138加点或门（或者与非门）就行了
用3线—8线译码器(74LS138芯片).四输入与非门实现"三个开关控制一个灯...
用3线—8线译码器(74LS138芯片)四输入与非门实现三个开关控制一个灯的电路：全加器真值表：00000；00110；01010；01101；10010；10101；11001；11111。故有Si和Ci的表达式分别为：Si＝A’B’C＋A’BC’＋AB’C’＋ABC Ci＝A’BC＋AB’C＋ABC’＋ABC 故74138的连接图为：下面的地址输入端：A2...
如何用集成二进制译码器74LS138和与非门构成全加器
我这里建议你使用两片74LS138芯片 一片控制s函数 一片控制C函数 由于每片芯片都有三个使能端，你只要每片都选用一个就行了 其余的使能端接地就行了。关键的地方来，使用第一片芯片用于函数S 那么这片芯片的使能端接1 为什么 自己去想。那么如何去判断要使用进位信号呢 这里你就要使用三个 输入 ABC...
用74ls138设计一个全加器
2012-12-27 求用两片74ls138设计一个全加器的电路图?? 64 2015-12-28 用74LS138译码器和基本逻辑门设计1位全加器电路,并进行... 2 2014-12-11 用一篇3线~8先译码器74LS138和基本逻辑电路构成一位全... 30 2016-01-19 用74ls138怎样设计全加器做电路图用什么软件 2013-11-11 数字电路与逻辑设计...
如何使用集成译码器74LS138设计一个三人表决器???帮忙画出电路图...
或门的输出作为加法器的进位输出。即完成了加法器的设计。回过头来分析：当加法器的输入分别为：a=1,b=0,ci=1时。对应3-8译码器的输入为A=1,B=0,C=1，这是译码器对应的输出为OUT(5)=1,其余的为0，根据上面设计的连接关系，s=0,co=1,满足全加器的功能，举其他的例子也一样，所以，设计...
如何用一片74ls138译码器和一片74ls20双四输入与非门组成一位全加器电 ...
一位全加器：A、B为加数，C为前进位，S为和，Co为后进位；ABC分别为74LS138的数据输入位，Y为74LS138的输出位；真值表如下图示；那么；把 S=1 的 Y 端通过四输入与非门连接在一起，则门输出即为 S；把 C0=1 的 Y 端通过四输入与非门连接在一起，则门输出即为 Co；
怎样用74LS138译码器构成一位全减器电路
A,B,CI输入译码器的三个输入端 真值表如下 A B C F 0 0 0 0 0 0 1 1X 0 1 0 1X 0 1 1 0X 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1X 解释下真值表：输出F是0的话加个非门，然后把八个输出来一个大或门，或出来的就是D 带X的几个，输入端用与门与起来，注意在输入...
