请帮我翻译一下下面的英文好吗？谢谢大家了，一段段翻译也行``谢谢了~大写的那些专业术语可以放那的

Question

peripherals

Peripherals are connected to the CPU through data, address, and control busses and can be handled using all instructions. For complete module descriptions, see the MSP430x4xx Family User’s Guide, literature number SLAU056.

oscillator and system clock

The clock system is supported by the FLL+ module that includes support for a 32768-Hz watch crystal oscillator, an internal digitally controlled oscillator (DCO), and an 8-MHz high-frequency crystal oscillator (XT1) plus a 1 6-MHz high-frequency crystal oscillator (XT2). The FLL+ clock module is designed to meet the requirements of both low system cost and low power consumption. The FLL+ features digital frequency locked loop (FLL) hardware that, in conjunction with a digital modulator, stabilizes the DCO frequency to a programmable multiple of the watch crystal frequency. The internal DCO provides a fast turn-on clock source and stabilizes in less than 6 µs. The FLL+ module provides the following clock signals:

Auxiliary clock (ACLK), sourced from a 32768-Hz watch crystal or a high-frequency crystal
Main clock (MCLK), the system clock used by the CPU
Sub-Main clock (SMCLK), the subsystem clock used by the peripheral modules
ACLK/n, the buffered output of ACLK, ACLK/2, ACLK/4, or ACLK/8
google金山我也有``但很多地方翻译不通顺和不合理，是不是请英语高手帮我看一下呢？谢谢了

Answer 1

外围设备
使用所有指示， Peripherals被连接到CPU通过数据、地址和控制总线，并且可以被处理。 关于完全模块描述，看MSP430x4xx家庭User’s指南，文学数字SLAU056。

oscillator和系统时钟

The包括支持32768Hz表面皿振荡器、一台内部数字式控制振荡器的FLL+模块支持时钟系统(DCO)和一台8MHz高频率晶体控制振荡器(XT1)加上一台1 6MHz高频率晶体控制振荡器(XT2)。 FLL+时钟模块被设计符合低系统费用和低功率消耗量的要求。 FLL+以数字式频率，与一个数字式调制器一道，稳定DCO频率对表面皿频率的一个可编程序的倍数的被锁的圈(FLL)硬件为特色。 内部DCO在少于6 µs提供一个快速的打开的时钟来源并且稳定。 FLL+模块提供以下时钟信号：

Auxiliary时钟(ACLK)，来源从32768Hz表面皿或高频率水晶
Main时钟(MCLK)， CPU使用的系统时钟
Sub-Main时钟(SMCLK)，周边模块使用的子系统时钟
ACLK/n、ACLK缓冲区输出， ACLK/2、ACLK/4或者ACLK/8

Answer 2

外设

外设连接到中央处理器，通过数据，地址和控制总线和使用可处理所有的指示。如需完整的模块说明，请参阅MSP430x4xx家庭用户指南，文献数量SLAU056 。

振荡器和系统时钟

时钟系统所支持的FLL +模块，其中包括支持32768 -赫兹观察晶体振荡器，内部的数字控制振荡器（会计处） ，和一个8 MHz的高频率石英振荡器（ XT1 ） ，加上6月1日，频率高高频晶体振荡器（ XT2 ） 。在FLL +时钟模块旨在满足要求的低系统成本和低功率消耗。在FLL +功能数字频率锁定环（ FLL ）的硬件，与数字调制器，稳定会计频率可编程多的观赏晶体频率。内部会计处提供了一个快捷的开启时钟源和稳定，在不到6微秒。在FLL +模块提供下列时钟信号：

辅助时钟（ ACLK ） ，来源于从32768 -赫兹观察晶体或高频晶体
主时钟（ MCLK ） ，系统时钟使用的CPU
小组主时钟（ SMCLK ） ，时钟子系统使用的外设模块
ACLK /氮，缓冲输出ACLK ， ACLK / 2 ， ACLK / 4 ，或ACLK / 8

Answer 3

这么长的文章你找翻译公司都要你几百块了，这里不收钱了，但是你连分都不给，天下间有你这么自私的人么？？