如果利用74160来做的话，可以这样考虑，24=2*10+4，利用2片74160做，第一片使能端接高，第二片使能端接第一片的进位端，两片D0~D3都接地，然后利用一个与非门，第一片（0100）与第二片（0010）构成即可。
对于74161，它为16进制计数器，24=16*1+8，第一片为16进制，当第二片计数到8（此时8为暂态）时，利用与非门，输入到清零端就可以了（因为24计数器从00到23就可以了）……
把邮箱告诉我我把仿真图发给你
急求用74ls161设计24进制计数器
74ls161是四位同步二进制加法计数器,可用两片74ls161级联做出24进制计数器,首先第一片作低位计数,第二片作高位计数;当时钟信号一到来时,低位计数器计数一次,一共计数16次计数器本身会自动清零重新开始计数同时会产生一个进位信号,将这个进位信号接到高位计数器的时钟信号端,这样低位计数器满16进位使高位计数器计数...
如何利用74LS161实现24进制数计数?
首先把个位的74LS161改成十进制计数器并产生进位信号，向十位计数器进位。再利用24产生复位信号，使十位和个位计数器复位回0，实现24进制计数。最大数是23，逻辑图即仿真图如下所示。
74ls161做成24进制计数器接线图电路图!!急
而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO=Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。
74LS161怎样变成24进制计数器?
要将74LS161转换为24进制计数器，首先从个位开始，将74LS161配置为十进制计数器，同时确保它能产生进位信号，以便向十位计数器传递。然后，设计一个24进制的复位机制，当计数达到最大值23时，触发复位信号，使得个位和十位的计数器都归零，从而实现从0开始的24进制计数循环。这个过程在逻辑图或仿真图中...
怎样用74ls161设计一个24进制的计数器
qa: out STD_LOGIC_VECTOR(3 DOWNTO 0); --个位数计数 qb: out STD_LOGIC_VECTOR(1 DOWNTO 0)); --十位数计数 END count24;ARCHITECTURE a1 OF count24 IS BEGIN --进位控制 process(clk,en)variable tma: STD_LOGIC_VECTOR(3 DOWNTO 0);variable tmb: STD_LOGIC_VECTOR(...
试用两片74LS161采用三种不同的方法设计一个24进制计数器
但是，因为74LS161是四位二进制计数器，首先要把个位的改成十进制计数器，并产生一个进位信号送到十位计数器。这要用反馈置数法。而两位合起来组成24进制计数器，就利用计数24的值产生复位信号，使两片计数器回0，这只能用反馈清0法。一个计数器要改制，只有这两种方法，而这种方法都要用到一个...
数字电路问题。如何使用 预置数法 使74LS161构成二十四进制计数器
计数范围：0 ~ 23 。LS161 是同步预置，异步清零，两种方法反馈数值差 1 ，清零法是计数到 24 去清零 。
24进制计数器的设计
用74161做了个24进制的计数器,主要元器件为:74161(集成计数器)、7SEG-BCD(七段bcd数码显示管)、7401(与非门)、7404(与非门)、BUTTON(按钮)、NAND(与非门)、AND(与门)、RES(电阻)。工作原理:没按一次BUTTON,提供一次上升沿脉冲,第一块74161计数一次,每计数到十次时,下一块74161计数一次,计数从0开始,计数到...
74LS161的二四进制数是什么?
是二进制还是四进制
74LS161是什么电路,怎么用?
设计四进制计数器，有两种方法：同步置数法或异步清零法。此处采用同步置数法。要使计数器为4进制，即循环0000~0011这4个状态。可使D0~D3接地，即预置数0000，将Q0和Q1接与非门输入端，与非门输出端接\/LD。这样，当计数器由0000计到0011时，与非门输出为低电平，\/LD端口有效，使计数器从预置数...
