急求用74LS192构成26进制的加法计数器，用Multisim 软件设计 和74LS192构成35
急求用74LS192构成26进制的加法计数器，用Multisim 软件设计 和74LS192构成35秒倒计时计数器完成35-1或34-0的减法计数器 顺便画出这两个原始电路图，谢谢 邮箱：914686155@qq.com
35进制减法计数器
有原始电路图嘛？
急求用74LS192构成26进制的加法计数器,用Multisim 软件设计 和74LS19...
35进制减法计数器
急求用74LS192构成26进制的加法计数器,用Multisim 设计。
74LS192是十进制加\/减计数器，将CP脉冲接到UP端就是加法计数。利用计数到26产生复位回0。下图是proteus的仿真图，参照这个图就可以门长Multisim 画了。
怎么用两片74ls192构成26进制计数器,并用数码管显示,最好有图就好了...
74ls192是十进制加\/减计数器，计数到26时，产生一个复位信号，使两片计数器复位回0。用两片显示译码器74LS48，直接驱动两个共阴数码管显示。电路图即仿真图如下，这是计数到最大数25时的截图。
Multisim的74LS192功能表
74LS192芯片是一个具有双计数功能的芯片，既可以做加计数，也可以做减计数。1、A、B、C、D 置数输入端，管脚悬空相当于接低电平“0”；2、Qa、Qb、Qc、Qd 数字信号输出端 3、~BO借位信号输出端 4、~CO 进位信号输出 5、~Load 置数端，低电平有效 6、DOWN 减计数时钟信号输入...
multisim74ls192计数器原理是什么?
74LS192的load端是并行置数端，低电平有效，当此端子接低电平时，192计数器会将ABCD四个输入端的数据送至192的四个输出端QA~QD，例如ABCD为0011，给load端施加一低电平时，则192的四个输出端QA~QD就变为了0011。multisim直观的捕捉和功能强大的仿真：NI Multisim软件结合了直观的捕捉和功能强大的仿真...
multisim中74ls192在哪里
在数字时钟电路中,分与秒的计数电路是分别由两个 74LS192 D 组成。
multisim关于74LS192的连线问题,求助啊
PB_DTSP开关软件要求至少要接3个引脚；U1的5脚要接一下拉电阻；置数控制端“~LOAD”应接高电平。
用multisim软件的74ls192的管子,进制的位数不对.
第一：你把那俩个与非门去掉，换成一个与门（74ls08）。第二：ABCD最好接地。第三：你应该把频率发生器换成按键，这样便于观察。这样应该能解决问题了，主要问题就是你把门电路弄得太复杂了，如果还不行M我
怎么用Multisim 利用两个74ls192,制作30秒加法计时器,希望能解答,非常...
74LS192引脚图 引脚图 左边两个是输入，5一个是加计数时钟输，4是减计数时钟输入；12是进位信号(一般情况下是高电平，有进位时，拉低再回到高)13是借位信号(一般情况下是高电平，有借位时，拉低再回到高)，PL:高电平(要么就是低电平，记不清了)时，当前计数值就会立即加载为P0 - P3的值。Mul...
