把一个74161的Q3作为这一级的进位输出端，它就是一个八进制计数器。第一级的4个输出端（Q3,Q2,Q1,Q0）就是8,4,2,1。这个第一级的计数输入是从CLK端输入的，第二级的CLK接第一级的Q3,就构成了八进制计数器的第二级。如此类推，就构成了多位的八进制计数器电路。
试用同步加法计数器74LS161（或74LS160）和二4输入与非门74LS20构成百以内任意进制计数器，并采用LED数码管显示计数进制。采用555定时器构成多谐振荡电路，为同步加法计数器提供时钟输入信号。
扩展资料：
电子计数器按功能可分4类。
①通用计数器：可测频率、周期、多周期平均、时间间隔、频率比和累计等。
②频率计数器：专门用于测量高频和微波频率的计数器。
③计算计数器：具有计算功能的计数器，可进行数学运算，可用程序控制进行测量计算和显示等全部工作过程。
④微波计数器：是以通用计数器和频率计数器为主配以测频扩展器而组成的微波频率计。它的测频上限已进入毫米波段，有手动、半自动 、全自动3类。系列化微波计数器是电子计数器发展的一个重要方面。
参考资料来源：百度百科-电子计数器
用74161集成计数器设计9进制加计数器,要完整电路图
把一个74161的Q3作为这一级的进位输出端，它就是一个八进制计数器。第一级的4个输出端（Q3,Q2,Q1,Q0）就是8,4,2,1。这个第一级的计数输入是从CLK端输入的，第二级的CLK接第一级的Q3,就构成了八进制计数器的第二级。如此类推，就构成了多位的八进制计数器电路。试用同步加法计数器74LS161...
用74161集成计数器设计9进制加计数器,要完整电路图
利用74161集成计数器可以设计出一个9进制加计数器。首先，将74161的Q3端作为进位输出，作为八进制计数的第一级，其输出Q3-Q0分别对应8,4,2,1。计数的输入从CLK端开始，第二级计数器的CLK信号则连接到第一级的Q3，形成级联结构，从而构建一个多位的八进制计数器。为了实现百以内任意进制的计数和LED...
用74161集成计数器设计9进制加计数器,要完整电路图
要设计一个9进制加计数器，我们可以利用74161集成计数器。首先，将74161的Q3端作为进位输出，因为Q3对应的是8，Q2为4，Q1为2，Q0为1，这样就形成了一个八进制计数器。计数器的第一级使用CLK端作为输入，第二级的时钟输入（CLK）连接到第一级的Q3，以此类推，可以构建多级的八进制计数器，形成多位...
怎样用74161设计一个同步十进制计数器电路
④==1且CPT·CPP=0时,计数器状态保持不变. 2.集成十进制同步加\/减计数器CT74LS190 其逻辑功能示意图如教材图7.3.15所示.功能如教材表7.3.10所示. 集成计数器小结: 集成十进制同步加法计数器74160,74162的引脚排列图,逻辑功能示意图与74161,74163相同,不同的是,74160和74162是十进制同步加法计数器,而74161和7...
用74161和合适的门电路设计一个九进制计数器
9进制即 0~8，Q(ABCD)=0000~0001，
如何用74LS161来实现7进制的计数器电路图?
可以用同步4位二进制加法计数器74LS161、三输入与非门74LS10、4511、共阴七段数码LED显示器来实现七进制的计数器。具体实现方法如下：首先要知道74LS161是4位二进制同步计数器，该计数器能同步并行预置数据，具有清零置数，计数和保持功能，具有进位输出端，可以串接计数器使用。从初始状态开始，七进制...
用74161怎样设计一个十进制计数器电路???
十进制整数转换为二进制整数采用"除2取余，逆序排列"法。具体做法是：用2去除十进制整数，可以得到一个商和余数；再用2去除商，又会得到一个商和余数，如此进行，直到商为零时为止，然后把先得到的余数作为二进制数的低位有效位，后得到的余数作为二进制数的高位有效位，依次排列起来。
分别用集成计数器74161 4位同步二进制加法计数器芯片的反馈清零法和反馈...
清零法:Q0(14)和Q3(11)接到与非门,与非门接Rd(1)置数法:Q3(11)接非门,非门接Ld(9)D0-D3均接低电平 本回答由网友推荐 举报| 答案纠错 | 评论(1) 2 3 有6431 采纳率:50% 擅长: 暂未定制 其他回答 741614乘2乘10 11111111nhg | 发布于2011-09-19 举报| 评论 0 4 为...
急求用74ls161和00芯片设计的十进制计数器电路图(标好管脚的)!!!明天...
74161的引脚它标注的和书上的不同，但是是一样的，ENP，ENT就是书上的计数使能端CEP、CET，CLK就是时钟端CP，MR为清零端CR，RCO为进位端TC。LOAD为置数端。采用的是反馈清零法，十进制0000（十进制数0）到1001（十进制数9）的0~9的计数器。Q0和Q1端引出接了一个两输入与非门。
数字钟设计
二、设计方案论证 数字钟原理框图如图1所示,电路一般包括以下几个部分:振荡器、分频器、译码显示电路、时分秒计数器、校时电路、报时电路。 图一对于各个部分而言 数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲,所以要设置标准时间源。 数字钟计时周期是24小时,因此必须设置24小时计数器,他应由模为...
