处于1，这两个端是低电平有效，rd为置0端，sd为置1端，正常工作时应该全是1，rd=0，输出q=0，sd=0，输出q=1。
可以利用这两个端来进行联片，当符号上有非号时，信号是低电平有效，没有非号时，是高电平有效，使用时，总是使得触发器置位端无效，触发器才能正常使用，可以用别的信号加在这两个端上来控制触发器。
扩展资料：
注意事项
JK触发器是数字电路触发器中的一种基本电路单元。JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK触发器的功能最为齐全。在实际应用中，有很强的通用性，而且能灵活地转换其他类型的触发器。由JK触发器可以构成D触发器和T触发器。
若 Reset=0时：
J=1，K=0时，Qn+1=1；
J=0，K=1时，Qn+1=0；
J=K=0时，Qn+1=Qn；
J=K=1时，Qn+1=Qn；
带清零功能的主从下降沿JK触发器
若 Reset=1时：
不论J、K与Qn的值，Qn+1=0。
jk触发器中rd, sd分别代表什么?
处于1，这两个端是低电平有效，rd为置0端，sd为置1端，正常工作时应该全是1，rd=0，输出q=0，sd=0，输出q=1。可以利用这两个端来进行联片，当符号上有非号时，信号是低电平有效，没有非号时，是高电平有效，使用时，总是使得触发器置位端无效，触发器才能正常使用，可以用别的信号加在这...
jk触发器中SD和RD是不是置1和置0端,如果是那当SD=0,RD=1时,是不是不...
SD 是置位端也就是set 1，RD是复位端 也就是reset 置成0.通过Quartus 平台进行编译检测，当SD=0,RD=1时，是不是不管J和K的状态是什么，Q显示的波形都是1
jk触发器的sd、 rd是什么意思?
sd和rd连接到基本rs触发器的输入端。它们分别被预设和重置。低水平是有效的。当s d=1和rd=0时（sd的non为0，rd的non为1，即分别在两个控制端口从外部输入的电平值，因为低电平有效），无论输入d的状态如何，q=0，q non=1，即触发器设置为0。当sd＝0和rd＝1时（sd不是1，rd不是0），q...
JK触发器和D触发器中,RD和SD的作用是什么 ?
SD和RD接至基本RS触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=1且RD=0时（SD的非为0，RD的非为1，即在两个控制端口分别从外部输入的电平值，原因是低电平有效），不论输入端D为何种状态，都会使Q=0，Q非=1，即触发器置0。当SD=0且RD=1（SD的非为1，RD的非为0）时，Q=...
JK触发器和D触发器在现正常逻辑功能时sd\\rd应处于什么状态
一般情况下这两个端应该是低电平有效，rd为置0端，sd为置1端，正常工作时应该全是1，rd=0，输出q=0，sd=0，输出q=1
数学电子技术 触发器 置位端SD 复位端RD 都表示什么单词?
S：Set，置位、置数 R：Reset，复位、清零 D：direct，直接地（的）SD(D是下标)：Direct set，直接（或异步）置位（置数）RD(D是下标)：Direct reset，直接（或异步）复位（清零）
JK触发器和D触发器在现正常逻辑功能时sd\\rd应处于什么状态
一个集成触发器通常有三种输入端，第一种是异步置位、复位输入端，用SD、RD表示。如输入端有一个圈，则表示用低电平驱动，当SD或RD端有驱动信号时，触发器的状态不受时钟脉冲与控制输入端所处状态的影响。逻辑功能上的区别：JK触发器出现有时钟脉冲作用时，当J和k同时为0时，状态保持不变；当J为0...
JK触发器有哪些状态?
一个JK触发器有两个稳定状态:0或1。 可以以存储1位二进制。 也是 4个触发器可以储存4位二进制数。与非门组成的RS锁存器平时就是置高电平，因此是反变量输入，也就是低电平使能，Sd和Rd称为置1和置0输入端，而或非门的RS锁存器平时就是低电平，因此就是原变量输入，正常的高电平使能，Sd'和Rd...
74ls112的sd是什么端
74ls112的sd是置位端。JK触发器74LS112.置位端SD、复位端RD及输入端J、K分别接逻辑电平开关，输出端Q和Q'分别接电平显示发光二极管，VCC端和GND端分别接+5V电源的正负两极，CP端接手动单脉冲源。74LS112具有JK触发器逻辑功能，SD有效RD无效时，置1。SD无效RD有效时，置0。74LS112为下降沿触发，...
JK触发器sd接高电平什么意思?
当SD为0，RD为1时，将触发器输出Q置1，相反置0。SD接高电平即为“1”，RD也为“1“时是行使触发器功能，同为0（接地）时，触发器输出端Q与Q非皆为1
