求助：关于maxplus2的问题，高手进来

Question

最近装了maxplus2 10.2,网上下的。不知道是不是少装了什么，用VHDL语言边程后，编译的时候总通不过，老是出现这样的字样：
TDF syntax error;Expected ASSERT,CONSTANT,DEFINE,DESIGN,FUNCTION,IF,OPTIONS,
PARMETERS,SUBDESIGN,or TITLE but found a symbolic name"library"
Error;Line 14,File e;\maxplus 2\behav.tdf;
TDF syntax error:Expected letter,digit,slash[/],dash[-],or underscore [ ]in quoted symbolic name
不管放什么程序进去编译都是类似的字样（行数有所改变），有时只出来前三行。
因本人做毕业设计用到这个软件，很急，请各位大侠指教！究竟是怎么了？程序应该没什么问题，我找的最简单的程序去试的

Answer 1

Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种一文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。

Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。

设计人员通过计算机对HDL语言进行逻辑仿真和逻辑综合，方便高效地设计数字电路及其产品。

常用的Verilog HDL语言开发软件有Altera公司的MAX+PLUS II，Quartus II和Xilinx公司的Foundation ISE。

Verlog HDL的发展历史
1、1981年Gateway Automation(GDA)硬件描述语言公司成立。
2、1983年该公司的Philip Moorby首创了Verilog HDL，Moorby后来成为Verrlog HDL-XL的主要设计者和Cadence公司的第一合伙人。
3、1984-1985年Moorby设计出第一个关于Verilog HDL的仿真器。
4、1986年Moorby对Verilog HDL的发展有做出另一个巨大的贡献，提出了用于快速门级仿真的XL算法。
5、随着Verilog HDL-XL的成功，Verilog HDL语言得到迅速发展。
6、1987年Synonsys公司开始使用Verilog HDL行为语言作为综合工具的输入。
7、1989年Cadence公司收购了Gateway公司，Verilog HDL成为Cadence公司的私有财产。
8、1990年初Cadence公司把Verilong HDL和Verilong HDL-XL分开，并公开发布了Verilog HDL.随后成立的OVI（Open Verilog HDL International）组织负责Verilog HDL的发展，OVI由Verilog HDL的使用和CAE供应商组成，制定标准。
9、1993年，几乎所有ASIC厂商都开始支持Verilog HDL，并且认为Verilog HDL-XL是最好的仿真器。同时，OVI推出2.0版本的Verilong HDL规范，IEEE接收将OVI的Verilong HDL2.0作为IEEE标准的提案。
10、1995年12月，IEEE制定了Verilong HDL的标准IEEE1364-1995