基于VHDL的数字钟设计
1、设计一个能显示1/10秒、秒、分、时的12小时数字钟。
2、熟练掌握各种计数器的使用。
3、能用计数器构成十进制、六十进制、十二进制等所需进制的计数器。
4、能用低位的进位输出构成高位的计数脉冲。
设计提示:
1、时钟源使用频率为0.1Hz的连续脉冲。
2、设置两个按钮，一个供“开始”及“停止”用，一个供系统“复位”用。
3、时钟显示使用数码管显示。
4、“时显示”部分应注意12点后显示1点。
5、注意各部分的关系，由低位到高位逐级设计、调试。
Q Q：355554746
sethour1:process(clk,seth2)
begin
if clk'event and clk='1' then
if seth1="0010"and seth2="0011" then
seth1<="0000";
elsif seth2="1001" then
seth1<=seth1+1;
end if;
end if;
end process sethour1;
-------------------------------------------
sethour2:process(clk,md1,md2,seth1)
begin
if clk'event and clk='1' then
if (seth1="0010"and seth2="0011")or seth2="1001"then
seth2<="0000";
elsif md1='1' and md2="00" then
seth2<=seth2+1;
end if;
end if;
end process sethour2;
-------------------------------------------时间设置分钟部分
setmin1:process(clk,setm2)
begin
if clk'event and clk='1' then
if setm1="0101"and setm2="1001"then
setm1<="0000";
elsif setm2="1001"then
setm1<=setm1+1;
end if;
end if;
end process setmin1;
----------------------------------------------
setmin2:process(clk,md1,md2)
begin
if clk'event and clk='1'then
if setm2="1001"then
setm2<="0000";
elsif md1='1' and md2="01"then
setm2<=setm2+1;
end if;
end if;
end process setmin2;
--------------------------------------------
--------------------------------------------闹铃
speaker:process(clk1,hou1,hou2,min1,min2)
begin
if clk1'event and clk1='1'then
if seth1=hou1 and seth2=hou2 and setm1=min1 and setm2=min2 then
speak<=clk1;
else speak<='0';
end if;
end if;
end process speaker;
代码太长没发完
基于VHDL语言的自动打铃数字钟设计
总体方案设计由主体电路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能,扩展电路完成数字钟的扩展功能。论文安排如下: 1、绪论 阐述研究电子钟所具有的现实意义。 2、设计内容及设计方案 论述电子钟的具体设计方案及设计要求。 3、单元电路设计、原理及器件选择 说明电子钟的设计原理以及器件的选择,主要从石...
VHDL电子时钟设计
基于CPLD的VHDL语言数字钟(含秒表)设计 利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。本设计采用自顶向下、混合输入方式(原理...
基于vhdl电子秒表的系统设计怎么做?
一、实验原理 ：用层次化设计的方法以VHDL语言编程实现以下功能：【1】具有“时”、“分”、“秒”计时功能；时为24进制，分和秒都为60进制。【2】具有消抖功能：手工按下键盘到是否这个过程大概50ms左右，在按下开始到弹簧片稳，定接触这段时间为5-10ms，从释放到弹片完全分开也是5-10ms，在达到...
VHDL 数字钟
数字钟设计模块与程序(不含秒表)*** 1.分频模块(原理图输入) 2. 秒模块程序 library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity SECOND isport(clk,clr:in std_logic; sec1,sec0:out std_logic_vector(3 downto 0); co:out std_logic);end SECOND;architecture SEC ...
vhdl 数字钟
2013-08-11 基于VHDL的数字钟设计 1 2011-10-29 用VHDL语言设计一个电子时钟 12 2017-10-21 VHDL数字时钟完整程序代码(要求要有元件例化,并 2012-01-04 vhdl数字钟的代码 2015-12-17 电子表及数字钟的VHDL设计 (步骤详细+代码+原理图) 2016-06-07 基于VHDL的数字时钟设计 用VHDL设计EDA数字钟 能...
六位数码管时钟
68.点阵电子显示屏--毕业设计 69.电子电路的电子仿真实验研究 70.基于51单片机的多路温度采集控制系统 71.基于单片机的数字钟设计 72.小功率不间断电源(UPS)中变换器的原理与设计 73.自动存包柜的设计 74.空调器微电脑控制系统 75.全自动洗衣机控制器 76.电力线载波调制解调器毕业设计论文 77.图书馆...
vhdl数字钟的代码
b.分计数器设计（xminute）LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;entity xminute is port (clkmin:in std_logic;clk:in std_logic;sethour:in std_logic;reset:in std_logic;minout:out std_logic_vector(6 downto 0);...
基于FPGA技术的数字时钟万年历设计
设计一个24小时制数字钟，要求能显示时，分，秒，并且可以手动调整时和分 【试验中所用器材】：开发环境MAX—PLUSII，ZY11EDA13BE 试验系统， VHDL 语言.【设计原理】数字钟的主体是计数器，它记录并显示接收到的秒脉冲个数，其中秒和分为模60计数器，小时是模24计数器，分别产生3位BCD码。BCD码...
基于VHDL的数字时钟设计 用VHDL设计EDA数字钟 能显示年月日 时分秒 能...
template class TreeNode{ public:T data;int index;int active;TreeNode & operator=(TreeNode & treenode){ this->data=treenode.data;this->index=treenode.index;this->active=treenode.active;return *this;} };
题目: 基于FPGA数字钟的设计与调试
ring signal=1，这个ring signal=1的信号要持续多久，就看你自己设计经过几个时钟周期，让其停止。而音调的高低：可以给蜂鸣器送不同的电压来确定。响几声的话：你可以设计成比如说，一个时钟周期，就是相当于你的2HZ的2秒钟 首先 ring signal =1 ，然后下一个时钟周期ring sianl=0，再等于1，再...
