首先，信号使用和定义的范围是实体，结构体等，在进程和子程序中式不能定义的。
信号同时具有硬件特性和全局特性，也就是说，相对于变量，信号更为实在，像导线一样连接各个结构体。信号在某种意义上也等同于端口的。
实际运用中，比如你定义了几个元件component，然后就可以定义一个signal，来表示各个端口之间的联系，将这几个component连接在一起。
具体就是信号在描述组合逻辑电路时的作用啊？
追答。。真的没看懂你在说啥。。。或许我学的太浅
VHDL中有哪 3种数据对象?详细说明它们的功
常量constant、变量variable、信号signal，VHDL93还增添了另一种对象file。常量用于描述向设计实体输入的固定值，如总线的宽度、用于时序仿真的延迟时间、负载的大小（个数）、元件的个数等等；变量通常用于行为描述中，是一种为了便于行为描述而声明的对象，不一定有具体的硬件对应，因此往往在综合之后就不见...
VHDL中有哪 3种资料物件?详细说明它们的功
详细说明它们的功 常量constant、变数variable、讯号signal，VHDL93还增添了另一种物件file。 常量用于描述向设计实体输入的固定值，如汇流排的宽度、用于时序模拟的延迟时间、负载的大小（个数）、元件的个数等等；变数通常用于行为描述中，是一种为了便于行为描述而宣告的物件，不一定有具体的硬体对应，...
VHDL中type s is(start1,start2,);signal a:s:=starrt1;是什么意思
signal a:s:=starrt1; 定义信号A是类型S, 初始值是START1 这个一般用来定义state machine
密码锁的设计用VHDL语言描述
一、系统功能概述 数字密码锁实现：1、了不需要带钥匙，只要记住开锁密码即可开锁的功能。2、在输入密码正确后，还可以修改密码。3、在输入密码的过程中，不显示密码，只显示无规律的提示某位密码是否输入完毕，防止了密码的泄漏，大大加强了密码锁的保密性。本演示系统实现了：1、输入密码正确后，正确小...
VHDL中type s is(start1,start2,);signal a:s:=starrt1;是什么意思
定义状态机的 前半截定义 s 为包含 start1 start2 状态的状态机 后半截 定义 a的属性为 状态机s 默认值是 start1 状态
modelsim仿真时对于VHDL语言中的variable变量(作用域只有该变量所在的Pr...
modelsim有个高级功能，叫signal spy，可以实现你的要求 自己去仔细看下帮助文档
数字逻辑设计与VHDL描述内容简介
第五章介绍VHDL描述组合逻辑电路，讲解硬件描述语言VHDL的基本结构、数据类型、运算符、表达式、库和包，以及并行、顺序和结构描述语句，最后介绍使用VHDL描述组合逻辑电路。第六章探讨集成触发器，从触发器的基本特性到电位型触发器、时钟控制的集成触发器、CMOS触发器及其VHDL描述。第七章阐述时序逻辑电路的...
VHDL中最基本的结构是什么?其作用各是什么?
vhdl的描述方法分为 行为描述 寄存器级描述 结构描述 行为描述就是描述元件的行为 寄存器级描述就是用与或非门之类的门搭建这个元件 结构描述是用一些你编好的元件来组成一个庞大的系统
利用状态机的VHDL描述方法设计一个序列检测器,要求连续输入3个或3个...
use ieee.std_logic_unsigned.all;entity xulie is port(clk,reset:in std_logic;input:in std_logic;result:out std_logic);end entity;architecture art of xulie is type states is (s0,s1,s2);signal state:states;begin process(clk,reset,state,input)varialbe cnt:integer;begin if reset...
全加器的设计问题
VHDL的程序能够看懂，但是没有弄懂你的问题是什么意思。一个组合逻辑，你看看它的 RTL viewer 就行了啊 加法器只是一个组合逻辑电路，和时序有什么关系。正好几天前我还写了一个全加器的，不需要时序设计啊。你是不是要按照一定的时序给全加器送入被加数或者按照一定时序输出结果啊？那就需要加入触发...
