高电平。
首先TTL与非门的两个输入端是一个具双发射极的三极管，悬空端A的电平受另一个输入端B钳制，因为它们是有同一个基极C，电压为B+0.7,A=C-0.7=B；Y=(AB)'=(BB)'=B'=(1B)'=B';所以选空端相当于接高电平。
扩展资料：
TTL的电源工作电压是5V，所以TTL的电平是根据电源电压5V来定的。CMOS电平，CMOS的电源工作电压是3V - 18V，CMOS的电源工作电压范围宽，如果CMOS的电源工作电压是12V，那么这个CMOS的输入输出电平电压要适合12V的输入输出要求。
即CMOS的电平，要看用的电源工作电压是多少，3v - 18V，都在CMOS的电源工作电压范围内，具体数值，看加在CMOS芯片上的电源工作电压是多少。
参考资料来源：百度百科-TTL电平
对于TTL门电路,输入端悬空相当于什么电平?多余的输入端,在实际连接中应...
对于TTL与非门，输入端悬空实际上是相当于接到了一个高电平。这是由于其内部结构决定的：两个输入端共享一个基极，一个输入端（A）的电位会受到另一个输入端（B）的控制，当A端悬空时，其电平会跟随B端，因为A=C-0.7=B，所以悬空状态相当于B+0.7的高电平状态。值得注意的是，TTL门电路的工作...
对于TTL门电路,输入端悬空相当于什么电平?多余的输入端,在实际连接中应...
高电平。TTL或非门接地处理，TTL与非门可以悬空或接高电平。首先TTL与非门的两个输入端是一个具双发射极的三极管，悬空端A的电平受另一个输入端B钳制，因为它们是有同一个基极C，电压为B+0.7,A=C-0.7=B；Y=(AB)'=(BB)'=B'=(1B)'=B';所以选空端相当于接高电平。
为什么TTL门电路输入悬空相当于高电平
TTL输入端如果不用，也不要悬空，不接电阻为高电平，但因为输入端通常是高阻抗，很容易被干扰成低电平，一般是通过电阻到地，使之成为低电平或加上拉电阻到电源成为可靠的高电平 希望这个回答对你有帮助
为什么TTl门电路的输入端悬空时相当于逻辑1
因为悬空时可以看作是输入端接一个无穷大的电阻，当输入电阻大于IKΩ时，输入电平就变为阈值电压UTH即为高电平，所以相当于逻辑1。数字电路中，把电压的高低用逻辑电平来表示。逻辑电平包括高电平和低电平这两种。在TTL门电路中，把大于3.5伏的电压规定为逻辑高电平，用数字1表示；把电压小于0.3伏的...
为什么TTl门电路的输入端悬空时相当于逻辑1
对于或门和或非门，多余的输入端应保持在低电平，即接低电平或者直接接地。这是因为当输入端接小于1kΩ的电阻时，输入电压会非常低，相当于逻辑低电平0。总之，悬空的TTL门电路输入端在适当电阻条件下，能有效地作为逻辑1，而多余输入端的处理则根据门电路类型和具体应用需求选择合适的连接方式。
TTL门电路,电源电压VCC为多少?输入端悬空意味什么?
TTL门电路中，电源电压VCC低电平0V，高电平+5V。输入端悬空属于多余输入端的处理范畴，悬空相当于接高电平（+5V），但悬空时对地呈现的阻抗很高，容易受到外界干扰。如果是CMOS电路的话，不用的输入端，不允许悬空的，必须按逻辑要求接Udd或Uss。否则不仅会造成逻辑混乱，而且容易损坏器件，与TTL电路不...
...该逻辑等效于什么电平?多余输入端应怎样处理?
TTL与非门的多于余输入端悬空时,该逻辑等效于高电平 多余输入端应悬空或接高电平。嗯 看到楼下的回答，补充一下：我没有记错，TTL悬空等效于高电平，CMOS不允许悬空。TTL可以悬空，悬空可能出现不正常情况的那是CMOS电路
...悬空时可看作高电平输入,不用的输入端应如何处理?
【答案】：输入端悬空时，VCC经R1和T1集电极给T2提供基极电流，T2导通，即相当于输入高电平。不用的输入端应接高电平。
ttl门电路悬空端相当于何种逻辑状态,实际接线时对于不同的逻辑电路如何...
悬空等于高电平输入。不论什么类型的器件，多余的端子都有可能引入干扰信号，造成逻辑错误，因此必须根据逻辑需要接高电平或低电平。输入端是与逻辑的多余输入端接 1，或逻辑的多余输入端接地。
为什么TTl门电路的输入端悬空时相当于逻辑1
关于TTL电路多余输入端的处理，有几种常见方法。对于与门和与非门，一种常见的做法是将多余的输入端接至高电平，通过限流电阻连接到电源，这样即使悬空也能保持输入为高电平。另一种方法是通过大电阻（大于1kΩ）直接接地，同样可以视为高电平输入。如果电路的工作速度不高且信号源能力较强，多余输入端也...
