allegro可以设置禁止铺铜区么
可以，就比如我要BGA区域表层不铺铜，我现在的唯一办法就只能先全部铺，然后挖，我只是想找一种设置一个区域然后这个区域内直接铺铜只有铜铺不进来，这种方法。不过好像只能挖。
allegro里怎样把铺铜显示关掉,但是走线要显示
【Setup】---【User Preferences】---【Display】---【Shape_fill】，然后勾选【no_shape_fill】
...在PCB板内部挖空一个区域?如何设置禁止铺铜区域?
Allegro 的shape 默认显示模式是通过 菜单 “Setup” -> “User Preferences…” ，然后在弹出的 “?User Preferences Editor” ?用户配置窗口中选择 “Display” 选项下的 “shape_fill”, 勾选对应的选项即可实现 禁止铺铜显示还是显示铺铜边框功能。11、更新封装 封装修改后，在allegro下palce--update...
allegro到底怎么设置禁止铺铜的区域
在route keepout层里画个shape就可以了。
allegro16.3看图版如何隐藏铺铜
Setup->User Prefernces 在出来的对话框的左边选中 Display->Shape_fill 勾上no_shape_fill项 则可以隐藏铺铜
allegro中怎么给gnd铺铜
1.在Allegro界面选择，工具栏的shape》polygon多边形、rectangle矩形、circular圆形，任选一个，如图：2.在右侧的提示栏的options中选择etch》top或是bottom，在assign net name选择信号网络，如图：3.覆铜的信号网络选择GND ，如图 4.设置完成就可以覆铜了。
allegro16.3 铺铜问题
修改一下铜箔与SMDpin的连接方式或pin与铜箔的连接属性方式就可以了。前者选中shape 点右键parameter里面设置（thermal relief connects下面），后者执行edit-property，再点击pin修改dyn_thermal_con_type为full_contact就可以了。
使用allegro,怎么打过孔连接不同层的铺铜,是在动态铜皮上,还是在静态铜...
查看一下你的via的padstack是不是单面的pad，你要用通孔的via，如果是盲埋孔，则via的stackup应该在你想连接的层上有定义。另外在规则中要加进去你要用的via，否则走线时是不可用的，走线时要option里面选择使用的via，默认优先使用的via在规则中设置（via list中最前面的那种via）。
allegro删除孤岛后有out of shape,但删除这种shape时会把其他的铺铜一...
回答：display->color\/visibility-Stack-Up-Boundary。 Out of date shape 存在于etch 层的boundary层面,只开着个boundary层面去删。 Tools->reports->shape dynamic state可以看到它是在etch 的哪个层面。
Allegro中电源层分割,还需不需要覆铜
电源层分割只是说把电源层分成几个区域进行铺铜皮，每块区域属于一个网络，这样便于对信号走线进行规划。覆铜还是要的，只不过对于完全分割好的内层而言，不用手动一块块去覆铜皮了，可以自动生成。具体见下图所示方法。
