Quartus ii用VHDL编写一个乒乓球游戏机
1.用VHDL语言设计数字电路（板上提供时钟信号为1MHZ）
2.具体要求
（1）.能进行正常的计局，计分功能
分别显示两方的得分情况，显示两方的计局记录，用6个7段式数码管显示
（2）.能实现对球台，球的模拟功能；
以发光二极管代替乒乓球，乒乓球以8只发光二极管组成，比赛开始时，由裁判按发球开关决定其中一方开始发球，光点应出现在先发球者的球拍位置上。中间2个发光二极管作为球台。
（3）.能实现自动判球计分；
只要一方失球对方计分器自动加1分，当一方计到11分时一局结束，双方计分器同时清零，而且，每个球结束后，自动确定下一个发球者，每方连续发2球后自动发球。
（4）.能进行得胜显示
（5）.7局4胜，得胜方显示
（6）.按发球按键应进行消抖处理（选作）
（7）.得分标准
当球到达一方的球怕位置，如该方未按发球键，则对方得分，先按接发球按键击球无效，但不失分
（8）.球移动速度，0.1—0.5S
会的请发送到1175228385@qq.com 谢谢
求一份关于FPGA游戏机设计(最好是乒乓球)的英文文献!好的话!会追加财富...
曹莉凌刘雨青 【摘要】：FPGA的低成本正推动其在消费电子产品中的应用,为进一步挖掘其在娱乐产品应用中的巨大商机,基于Altera公司FPGA,在QuartusⅡ8.1环境下,运用VHDL语言、采用有限状态机等设计方法设计了一款乒乓球比赛游戏机。介绍了该游戏机系统功能模块划分及关键模块具体设计方案,给出设计和调试中遇到...
在Quartus II下使用VHDL语言编程实现模块间相互调用的步骤
步骤如下：第一步：首先在D:\\建立一个文件夹，命名为job1:图1第二步：打开QuartusII，点击file—newprojectwizard，在出现的对话框里面，选择job1作为工程路径，并在下面的工程名处输入“h_adder”。如图3所示。图2图3第三步：点击file—new，在出现的对话框里面选择VHDL文件，如图4所示。界面上将会...
用VHDL语言编写程序
我用quartusⅡ已编译并且仿真都对的，我写的是0亮1灭，如果实际情况与这相反，你自己倒一下。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_SIGNED.ALL;USE IEEE.numeric_std.all;ENTITY test IS PORT (clock: in std_logic; ---clock1加48MHz的信号 row: out std_lo...
用QuartusII做FPGA开发,怎么把很多工程最后放到一个工程里去编译,合成...
回答：将所有.vhd或.v文件合成一个顶层top.v,然后对top进行编译即可。
quartusII的编程语言一定得用VHDL吗?
Quartus II 支持VHDL、Verilog HDL、AHDL等硬件描述语言，也支持原理图输入方式。因此不一定非要用VHDL。
quartus ii如何将VHDL源程序变成元件的样子
1、首先在运行中输入notepad，启动记事本程序。2、在记事本程序中输入需要在Quartus II中录入的汉字，然后选择复制。3、然后找到并打开Quartus II软件，找到并双击打开目标VHDL文件。4、将鼠标光标插入到需要录入汉字的位置。使用Ctrl+V，将刚刚复制的汉字粘贴到目标位置。5、最后注意汉字占用两个字节，删除...
Quartus II写的VHDL程序编译时为什么总说实体无定义
如果一定要不一致，可以在QUARTUS的project navigator（位于界面的左上方），里面有个项是files,打开device design files左边的加号，可以找到你的counter程序，右键设为顶层程序，就可以编译了 如果你用的不是QUARTUS，也类似的设为顶层文件就可以编译，不过我对其他软件不太熟，你在菜单里找找吧 ...
在quartus ii怎么进行 VHDL仿真
一两种仿真都需要在编译源*.vhd,程序后,新建一个与源程序同名的,二在*.vwf文件中,由Insert Node or bus 进入,导入全部I\/O.三在主菜单里的Tools---Simulator Tool 进入,弹出对话框, 有Simulation Mode 和Simulation Input 两个在上面的对话框,①选择仿真为 Functional ,则右边的Generate Functional...
quartusⅡ如何建vhdl程序包?
1、打开Quartus II软件，点击File -> New Project，创建一个新项目。2、在弹出的窗口中选择一个合适的工作目录，为项目命名，并选择VHDL语言。3、在项目目录下，右键点击工程名，选择New -> VHDL file。4、在弹出的窗口中输入文件名，例如"package_name.vhd"，并在Type中选择VHDL Package。5、在编辑...
用Quartus II 可以仿真编译通过的VHDL文件用modelsim编译通不过?_百度...
Quartus II能通过？没用过Quartus II。错误是因为你的case语句的问题，在case语句最后end case 前加上when others=>null;就行了或者把你的cnt1的定义改为cnt1：in bit_vector(1 downto 0)就行了。
