高分悬赏！跪求翻译!!!!!!!

Question

Communication between a computer and a peripheral device is usually done serially, while computation in the computer itself is usually performed with parallel logic circuitry. A shift register can be used to convert information from serial form to parallel form, and vice versa. Many different kinds of shift registers are available, depending upon the degree of sophistication required.

Counters – weight coding of binary numbers
In a sense, a shift register can be considered a counter based on the unary number system. Unfortunately, a unary counter would require a flip-flop for each number in the counting range. A binary weighted counter, however, requires only flip-flops to count to N. A simple binary weighted counter can be made using T flip-flops. The flip-flops are attached to each other in a way so that the output of one acts as the clock for the next, and so on. In this case, the position of the flip-flop in the chain determines its weight; i.e., for a binary counter, the”power of two” it corresponds to. A 3-bit (modulo 8) binary counter could be configured with T flip-flops as shown in Figure 1.4. A timing diagram corresponding to this circuit is shown in Figure 1.5.

Note that a set of lights attached to O0, O1, O2, would display the numbers of full clock pulses which had been completed, in binary (modulo 8), from the first pulse. As many T flip-flops as required could e combined to make a counter with a large number of digits.
Note that in this counter, each flip-flops changes state on the falling edge of the pulse from the previous flip-flop. Therefore there will e a slight time delay, due to the propagation delay of the flip-flops between the time one flip-flop changes state and the time the next one changes state, i.e., the change of state ripples through the counter, and these counters are therefore called ripple counters. As in the case of a ripple carry adder, the propagation delay can become significant for large counters.
It is possible to make, or buy in a single chip, counters which will count up, count down, and which can be preset to any desired number. Counters can also be constructed which count in BCD and base 12 or any other number base.
A count down counter can be made by connecting the Q output to the clock input in the previous counter. By the use of preset and clear inputs, and by gating the output of each T flip-flop with another logic level using AND gates (say logic 0 for counting down, logic 1 for counting up), then a presetable up-down binary counter can be constructed. Figure 1.6 shows an up-down counter, without preset or clear.

Answer 1

他们之间的通信的计算机和外围设备通常是串行，而计算的电脑本身通常是平行的逻辑电路。阿移位寄存器可以用来转换资料串行并行的形式，反之亦然。许多不同种类的移位寄存器可用，取决于复杂程度的需要。

计数器-重量编码的二进制数字
在某种意义上，一个移位寄存器可以被看作是一种反基础上的一元一些制度。不幸的是，一元柜台将需要触发器的每个编号，计数范围。加权二进制计数器，但是，只需要触发器来计数北一个简单的二进制加权柜台，可基于T触发器。该触发器连接到对方的方式，使输出的一个作为时钟的下一个，依此类推。在这种情况下，立场触发器链中确定其体重，即一个二进制计数器中， “两权”它符合。 3位（模8 ）二进制计数器可以被配置与T触发器作为如图1.4 。阿图相应的时间对这一电路如图1.5 。

请注意，一套灯光重视O0 ， 01 ， 02 ，将显示的数字充分时钟脉冲其中已经完成，在二进制（模8 ） ，从第一个脉冲。正如许多Ťè§¦å‘器可以视需要é结合在一起，使反了大量的数字。
请注意，在这个柜台，每个触发器状态的变化对下降沿脉冲从以前的触发器。因此，将大海略有时间延迟，由于传播时延的触发器之间的时间一个触发器状态和变化的时间下一个状态的变化，即改变国有涟漪通过柜台，这些柜台因此，所谓的纹波计数器。至于连锁反应进行加法器的传播延迟可以成为重要的大型计数器。
它有可能使，或购买在单芯片上，将柜台指望了，指望了，可预设任何想要的号码。柜台也可以建造这种计数的BCD和基地12个或任何其他一些基地。
阿倒计时计数器可以通过连接的Q输出时钟输入上柜台。使用预设的和明确的投入，并通过门控输出每个Ťè§¦å‘器与另一个逻辑电平使用和盖茨（逻辑0表示为倒计时，逻辑1票了） ，然后presetable上下二进制计数器可以建造。图1.6显示上下柜台，没有预设或清除。

Answer 2

而在计算机的计算通常执行与平行的逻辑电路，计算机和一套外围设备之间的通信连续地通常完成。 移位寄存器可以被用于转换从连续方式的信息成平行的形式，反之亦然。 许多不同的移位寄存器根据优雅需要的程度是可利用的。

Counters –二进制数重量编制程序
实际上，移位寄存器可以被认为根据一元的数字系统的柜台。 不幸地，一个一元的柜台为在计数的范围的每个数字将要求一个啪嗒啪嗒的响声。 一个二进制被衡量的柜台，然而，要求仅啪嗒啪嗒的响声计数到N。 使用T啪嗒啪嗒的响声，一个简单的二进制被衡量的柜台可以被做。 啪嗒啪嗒的响声互相附有用方式，以便产品一个作为下的时钟，等等。 在这种情况下，啪嗒啪嗒的响声的位置在链子确定它的重量; 即，为一个二进制计数器， two” the”power它对应。 3位如图1.4所显示， (模数8)二进制计数器可能配置以T啪嗒啪嗒的响声。 与这条电路相应的一个定时图表在表1.5显示。

一套光附有O0， O1， O2的Note，将显示在双充分的时钟脉冲的数量(从第一脉冲的模数8)完成了。 许多个T啪嗒啪嗒的响声如所需求可能联合的e做与很大数量的数字的一个柜台。 在这个柜台，其中每一后滚翻在脉冲落的边缘的变动状态从早先啪嗒啪嗒的响声的Note。 所以那里将e一轻微时延，由于啪嗒啪嗒的响声的传播延迟在时间一啪嗒啪嗒的响声之间的改变状态，并且时间下一个改变状态，即，状态更改通过柜台起波纹，因此，并且这些柜台称涟波计数器。 在波纹情况下运载加法器，传播延迟能变得重大为大柜台。
It是可能做或者在一块唯一芯片的购买，将计数的柜台，下来计数，并且可以被预先设定到所有期望数字。 在BCD计数并且根据12或其他数基的柜台可能也被修建。
A计数降值计数器可以通过连接输出的Q做到在早先柜台的时钟输入。 使用边框形式和清楚的输入和通过给每个T啪嗒啪嗒的响声装门产品与另一个逻辑水平使用和门的(一个presetable up-down二进制计数器说计数的计数的逻辑0下来，逻辑1)，然后能被修建。 图1.6显示一个up-down柜台，不用边框形式或明白。

Answer 3

Communication between a computer and a peripheral device is usually done serially, while computation in the computer itself is usually performed with parallel logic circuitry. A shift register can be used to convert information from serial form to parallel form, and vice versa. Many different kinds of shift registers are available, depending upon the degree of sophistication required.
之间的通信的计算机和外围设备通常是串行，而计算的电脑本身通常是平行的逻辑电路。阿移位寄存器可以用来转换资料串行并行的形式，反之亦然。许多不同种类的移位寄存器可用，取决于复杂程度的需要。

Answer 4

计算机之间的通信和外围设备通常是串行，而计算的电脑本身通常是平行的逻辑电路。阿移位寄存器可以用来转换资料串行并行的形式，反之亦然。许多不同种类的移位寄存器可用，取决于复杂程度的需要。
请注意，一套灯光重视O0 ， 01 ， 02 ，将显示的数字充分时钟脉冲其中已经完成，在二进制（模8 ） ，从第一个脉冲。正如许多Ť触发器可以视需要é结合在一起，使反了大量的数字。
请注意，在这个柜台，每个触发器状态的变化对下降沿脉冲从以前的触发器。因此，将大海略有时间延迟，由于传播时延的触发器之间的时间一个触发器状态和变化的时间下一个状态的变化，即改变国有涟漪通过柜台，这些柜台因此，所谓的纹波计数器。至于连锁反应进行加法器的传播延迟可以成为重要的大型计数器。
它有可能使，或购买在单芯片上，可预设任何想要的号码。柜台也可以建造这种计数的BCD和基地12个或任何其他一些基地。
倒计时计数器可以通过连接的Q输出时钟输入上柜台。使用预设的和明确的投入，并通过门控输出每个Ť触发器与另一个逻辑电平使用和盖茨（逻辑0表示为倒计时，逻辑1票了） ，然后presetable上下二进制计数器可以建造。图1.6显示上下柜台，没有预设或清除。

Answer 5

计算机和外围设备之间的通信通常是串行，而计算的电脑本身通常是平行逻辑电路移位寄存器可以用来转换资料串行并行的形式，反之亦然。许多不同种类的移位寄存器可用，取决于复杂程度的需要。
计数器-重量编码的二进制数字
在某种意义上，一个移位寄存器可以被看作是一种反基础上的一元数目系统。不幸的是，一元柜台将需要触发器的每个编号，计数范围。加权二进制计数器，但是，只需要触发器来计数北一个简单的二进制加权柜台，可基于T触发器。该触发器连接到对方的方式，使输出的一个作为时钟的下一个，依此类推。在这种情况下，立场触发器链中确定其体重，即一个二进制计数器中， “两权”它符合。3位（模8 ）二进制计数器可以被配置与T触发器作为如图1.4 。阿图相应的时间对这一电路如图1.5 。请注意，一套灯光重视O0 ， 01 ， 02 ，将显示的数字充分时钟脉冲其中已经完成，在二进制（模8 ） ，从第一个脉冲。正如许多Ť触发器的要求可能é结合在一起，使反了大量的数字。请注意，在这个柜台，每个触发器状态的变化对下降沿脉冲从以前的触发器。因此，将有微小的时间延迟，由于传播时延的触发器之间的时间一个触发器状态的变化和时间的下一个变化。状态，即改变国有涟漪通过柜台，这些柜台因此，所谓的纹波计数器。至于连锁反应进行加法器的传播延迟可以成为重要的大型计数器。它有可能使，或购买在单芯片上，将柜台加起来，倒计时，可预设任何想要的号码。柜台也可以建造这种计数的BCD和基地12个或任何其他一些基地。倒计时计数器可以通过连接的Q输出时钟输入与前相反。使用预设的和明确的投入，并通过门控输出每个Ť触发器与另一个逻辑电平使用和盖茨（说逻辑0倒计时，逻辑1票最多）然后presetable上下二进制计数器可以建造。图1.6显示上下柜台，没有预设或清除。……妈啊！好长啊！大概就是这样了！