跪求，用VHDL语言编写3-8译码器
用，process，if，case编写带清零端的3-8译码器，文件名是yima3-8输入clr,a（2...0）输出Y(7.......0)所有端高电平有效。。谢谢
有幸看到你的问题。
但是又很遗憾到现在还没有人回答你的问题。也可能你现在已经在别的地方找到了答案，那就得恭喜你啦。
可能是你问的问题有些专业了，没人会。或者别人没有遇到或者接触过你的问题，所以帮不了你。建议你去问题的相关论坛去求助，那里的人通常比较多，也比较热心，可能能快点帮你解决问题。
祝你好运~！
希望我的回答也能够帮到你！
谢谢本回答被网友采纳
3-8译码器 VHDL编程
use ieee.std_logic 1164.all;entity sllre is port(INT_ad:in std_logic_vector(2downto0);output:out std_logic_vector(7downto0);EN:in std_logic;D:in std_logic;)end entity sllre;architecture jh of sllre is signal sel:std_logic_vector(3downto0);begin process((INT_ad，EN...
verilog语言实现3-8译码器
Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司开发。两种HDL均为IEEE标准。【嵌牛正文】 3-8译码器的输入是3个脚,输出是8个脚。用高低电平来表示输入和输出。...
用IF语句编写3-8译码器 谢了
3-8译码器，用VHDL语言写的，感觉用case 语句比IF 更易表达 1ibrary ieee ；use ieee.std-logic-1164.all；entity eda i s port(a，b，c：in std-logic；d ：out std-logic-vector （7 downto 0）) ；end eda；architecture behaviour of eda is begin case ...
求vhdl写的38译码器代码。
use IEEE.STD_LOGIC_1164.ALL;entity trans38 is port(A:in std_logic_vector(2 downto 0);EN:in std_logic;Y:out std_logic_vector(7 downto 0));end trans38;architecture dec_behave of trans38 is signal sel:std_logic_vector(3 downto 0);begin sel<=A&EN;with sel select Y<...
VHDL 语言的38译码器和4选一数据选择器的CASE语句和IF语句的程序怎么编...
我就随便写个格式吧 CASE 好像这样 CASE d IS WHEN”000”=>q<=”0111111”;WHEN”001”=>q<=”0000110”;WHEN”010”=>q<=”1011011”;...WHEN OTHERS=>q<=”0000000”END CASE;IF 好像这样 IF D='000' THEN Q<='000';ELSE IF D='001' THEN Q<='001'END IF;END IF;
跪求,用VHDL语言编写3-8译码器
你好哦。有幸看到你的问题。但是又很遗憾到现在还没有人回答你的问题。也可能你现在已经在别的地方找到了答案，那就得恭喜你啦。可能是你问的问题有些专业了，没人会。或者别人没有遇到或者接触过你的问题，所以帮不了你。建议你去问题的相关论坛去求助，那里的人通常比较多，也比较热心，可能能快点...
怎么消除用VHDL语言实现的38译码器,在进行波形仿真是造成的延时_百度知 ...
将时序仿真模型改成功能仿真模型试试。
高分:用VHDL语言编写的一个整数分频器有点问题?
下面我给你个任意分频程序吧！VHDL的任意整数且占空比为50%分频代码 说明如下：1.其中top file 为 division，其中的clk_com是比较的频率，用它来和分频后波形进行比较，便于观察，2.any_enve为任意偶数分频文件 3.any_odd为任意奇数分频文件 4.是一个用于2进制与8进制的译码器，我用它来显示在数码...
2-4译码器的VHDL描述
1.端口是bit类型，无需声明IEEE库和IEEE.STD_LOGIC.1164程序包。2.2-4译码器不是优先级结构，应当用case语句描述。3.字符串文字应当使用双引号。4.信号赋值号是“<=”，而不是“:<=”。ENTITY decoder24 IS PORT(s1,s2:IN bit;m:OUT bit_vector(3 downto 0));END;ARCHITECTURE be OF ...
用VHDL实现4-16译码器
USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY decode4-16 IS PORT(a,b,c,d:IN STD_LOGIC;q:BUFFER STD_LOGIC_VECTOR(15 DOWNTO 0));END decode4-16 ;architecture behave of decode4-16 is signal indata:std_logic_vector(2 downto 0);begin indata<=c&b&a;process(indata)begin case in...
